[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，包括：形成基底，基底包括衬底、位于衬底上的栅极结构、位于栅极结构两侧基底内的源漏掺杂区、以及位于栅极结构所露出基底上的介质层；在栅极结构两侧形成露出源漏掺杂区的接触开口，包括贯穿介质层厚度的通孔、以及贯穿源漏掺杂区所对应部分厚度基底的沟槽，沿垂直于栅极结构延伸的方向上，沟槽的底部尺寸小于顶部尺寸；在沟槽表面保形覆盖金属硅化物层；形成金属硅化物层后在接触开口内形成接触孔插塞。沟槽的底部尺寸小于顶部尺寸，因此相比沟槽侧壁垂直于衬底的方案，本发明可以增加金属硅化物层形成过程中的金属原子至沟道区的扩散距离，减小金属原子扩散至衬底体区的可能性，从而减小体区漏电流。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。

为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。

晶体管结构内的接触孔插塞包括位于栅极结构表面的接触孔插塞，用于实现栅极结构与外部电路的连接；以及位于源漏掺杂区表面的接触孔插塞，用于实现晶体管源区或漏区与外部电路的连接。

由于器件关键尺寸的不断变小，所述接触孔插塞与源漏掺杂区的接触区面积也不断减小，接触区面积的减小相应导致接触电阻的增加以及器件驱动电流的减小，从而导致半导体器件的性能退化。因此，为了减小接触电阻或提高驱动电流，目前主要采用的方式为：在待形成接触孔插塞的位置相对应的基底表面形成金属硅化物层，以减小接触区的接触电阻。

但是，采用金属硅化物层技术后，所形成半导体器件的电学性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，优化半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：形成基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构两侧基底内的源漏掺杂区、以及位于所述栅极结构所露出基底上的介质层；在所述栅极结构两侧形成露出所述源漏掺杂区的接触开口，所述接触开口包括贯穿所述介质层厚度的通孔、以及贯穿所述源漏掺杂区所对应部分厚度基底的沟槽，所述通孔的底部与所述沟槽的顶部相连通；其中，沿垂直于所述栅极结构延伸的方向上，所述沟槽的底部尺寸小于顶部尺寸；在所述沟槽表面保形覆盖金属硅化物层；形成金属硅化物层后，在所述接触开口内形成接触孔插塞。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构两侧基底内的源漏掺杂区、以及位于相邻所述栅极结构之间基底上的介质层；位于所述栅极结构两侧且露出所述源漏掺杂区的接触开口，所述接触开口包括贯穿所述介质层厚度的通孔、以及贯穿所述源漏掺杂区所对应部分厚度基底的沟槽，所述通孔的底部与所述沟槽的顶部相连通；其中，沿垂直于所述栅极结构延伸的方向上，所述沟槽的底部尺寸小于顶部尺寸；接触孔插塞，保形覆盖于所述接触开口内；金属硅化物层，位于所述接触孔插塞与所述沟槽表面之间。

与现有技术相比，本发明的技术方案具有以下优点：