[发明专利]基于FPGA的极低信噪比的载波跟踪方法及跟踪装置

说明书

本发明公开了一种基于FPGA的极低信噪比的载波跟踪方法及跟踪装置，该方法包括：采用数字下变频单元抽取载波信号，作为输入信号；对输入信号鉴频鉴相，得到输入信号的频率以及相位；采用锁频环环路滤波器及锁相环环路滤波器对频率及相位进行环路滤波，输出滤波输出值；调节滤波输出值调节输出频率，与输入信号进行混频，形成闭环跟踪。该装置包括：数字下变频单元、鉴频器、鉴相器、环路滤波器及数字控制振荡器。本发明的基于FPGA的极低信噪比的载波跟踪方法及跟踪装置，结合锁相环和锁频环的优点，能够兼顾噪声和动态性能指标，使得跟踪环路能够在极低信噪比、高动态、大频偏的情况下快速且稳定的锁定。

技术领域

本发明涉及载波同步领域，特别涉及一种基于FPGA的极低信噪比的载波跟踪方法及跟踪装置。

背景技术

深空测控通信分系统需要完成遥控、遥测、数传、测距、测速、测角等一系列功能，其前提条件是实现精确的载波同步，载波同步分为载波捕获和载波跟踪。载波捕获单元是对接收信号作FFT处理,获得多普勒频率的粗略估计；载波跟踪单元则是在捕获成功后,对信号进行精细同步，实时跟踪载波的相位偏移、频率偏移、以及频率变化率。

载波跟踪锁相环的设计非常的重要，需要兼顾噪声和动态性能指标，现有的载波跟踪系统的主载波在极低信噪比下跟踪困难、稳定性低。

发明内容

本发明针对上述现有技术中存在的问题，提出一种基于FPGA的极低信噪比的载波跟踪方法及跟踪装置，结合锁相环和锁频环的优点，能够兼顾噪声和动态性能指标，使得跟踪环路能够在极低信噪比、高动态、大频偏的情况下快速且稳定的锁定，解决了现有跟踪系统中主载波在极低信噪比下的跟踪难题。

为解决上述技术问题，本发明是通过如下技术方案实现的：

本发明提供一种基于FPGA的极低信噪比的载波跟踪方法，其包括以下步骤：

S11：采用数字下变频单元抽取载波信号，作为输入信号；

S12：对所述输入信号进行鉴频鉴相，得到所述输入信号的频率以及相位；

S13：采用锁频环环路滤波器以及锁相环环路滤波器对所述输入信号的频率以及相位进行环路滤波，输出滤波输出值；

S14：调节所述滤波输出值调节输出频率，与输入信号进行混频，形成闭环跟踪。

较佳地，所述步骤S13具体包括：

S131：在极低信噪比的条件下确定所述锁频环环路滤波器和所述锁相环环路滤波器的鉴别更新周期；

S132：根据所述锁频环环路滤波器以及所述锁相环环路滤波器的鉴别更新周期确定所述锁频环环路滤波器和所述锁相环环路滤波器的环路带宽；

S133：利用所述锁频环环路滤波器以及所述锁相环环路滤波器对所述频率以及所述相位进行环路滤波。

较佳地，所述锁频环环路滤波器为二阶锁频环环路滤波器，所述锁相环环路滤波器为三阶锁相环环路滤波器。

较佳地，所述步骤S131具体为：根据极低信噪比下的动态应力和噪声性能指标，利用可控根算法和锁相环跟踪门限判据求解出所述锁相环环路滤波器的最优鉴别更新周期；

所述锁频环环路滤波器的最优鉴别更新周期与所述锁相环环路滤波器的最优鉴别更新周期相同。

较佳地，所述步骤S131中所述锁相环环路滤波器的鉴别更新周期满足：

其中，T_max为极低信噪比下的最大鉴别更新周期，CNR₀为系统规定的载噪比指标；

最优鉴别更新周期为：