[发明专利]一种开关电容电路及其控制方法

说明书

本申请提供一种开关电容电路及其控制方法，所述开关电容电路包括开关电容电路模块和摆率提升模块，所述摆率提升模块通过判断所述开关电容电路模块的摆率是否受限，在所述开关电容电路模块的摆率受限的情况下，为所述开关电容电路模块的输出信号提供摆率补偿，以提高所述开关电容电路模块的摆率性能。本申请的摆率提升模块只在检测到开关电容电路模块出现摆率受限的情况下，对摆率进行补偿，在摆率不受限的时候，不进行其他动作，即本申请的开关电容电路并没有通过增加运算放大器的输出电流来增加运算放大器的摆率，也即本申请提供了一种新的提高运算放大器摆率性能的方式。

技术领域

本发明属于模拟电路技术领域，尤其涉及一种开关电容电路及其控制方法。

背景技术

开关电容电路由于在精度、易于移植、可重新配置和编程等方面的优势而被广泛应用。如图1所示，为现有技术中的开关电容电路，通常情况下，图1中的开关由MOS(metal-oxide-semiconductor；金属-氧化物-半导体)晶体管实现。现有技术中的开关电容电路包括：运算放大器OPA、第一开关管SW1、第二开关管SW2、第三开关管SW3和电容CH；其中，第一开关管SW1的一端作为开关电容电路的信号输入端Vin、另一端连接电容CH的一端以及第二开关管SW2的一端；电容CH的另一端连接第三开关管SW3的一端以及运算放大器(以下简称运放)OPA的负输入端；运算放大器OPA的正输入端接地，其输出端作为开关电容电路的信号输出端Vout，与第二开关管SW2的另一端、第三开关管SW3的另一端相连；其中，第一开关管SW1的控制端和第三开关管SW3的控制端连接第一时钟信号CK1；第二开关管SW2的控制端连接第二时钟信号CK2。这里，时钟信号CK1和CK2为两相非交叠时钟。

对于高速、低功耗的应用场合，开关电容电路的核心——运算放大器的大信号快速充、放电特性便成为了一个必须重点考虑的关键因素，其衡量指标称为“摆率”(slew-rate，SR)。如果运放的摆率性能不够，将导致开关电容电路的信号处理精度降低。通常运算放大器的摆率受限于运算放大器所能提供的最大输出电流。如图2所示，为运算放大器的摆率受限情况示意图，其中，当输入信号为较小的阶跃信号时，运算放大器没有发生摆率受限，基本为线性响应曲线，如图中小阶跃信号的线性响应曲线；当输入信号为大阶跃信号时，其理想状态应该为图2中虚线所示；但实际情况中，由于功耗的原因，对于大的阶跃信号，运算放大器将发生摆率受限，表现为阶跃响应上升过程中的大部分时间均为摆率受限，当阶跃响应上升到终值附近时，才又恢复为线性响应，如图2中大阶跃信号的摆率受限曲线。

现有技术中通常通过增大运算放大器的输出电流来提高运算放大器的摆率性能，但是这样会增加开关电容电路的功耗，如何提供其他方式来提高运算放大器的摆率性能成为亟待解决的问题。

发明内容

有鉴于此，本发明提供一种开关电容电路及其控制方法，以解决现有技术中通过增大运算放大器的输出电流提高运算放大器的摆率性能，导致开关电容电路的功耗也随之增大的问题。

为实现上述目的，本发明提供如下技术方案：

一种开关电容电路，包括：

开关电容电路模块和摆率提升模块；

所述摆率提升模块的输入端与所述开关电容电路模块的信号输入端相连，所述摆率提升模块的输出端与所述开关电容电路模块的信号输出端相连；

所述摆率提升模块用于判断所述开关电容电路模块的摆率是否受限，并在所述开关电容电路模块的摆率受限的情况下，为所述开关电容电路模块的输出信号提供摆率补偿，以提高所述开关电容电路模块的摆率性能。

优选地，所述摆率提升模块包括：时序控制电路、摆率检测电路和逻辑控制电路；