[发明专利]一种提升系统互连接受端SI性能的方法

说明书

技术领域

本发明涉及PCB板高速互连设计领域，具体的说是一种提升系统互连接受端SI性能的方法。

背景技术

服务器产品设计时，高速信号系统互连PCB设计，通常是遵循业界各总线工业规范定义的特征阻抗值进行线路设计及PCB加工制造。因此，系统互连设计开发时，PCB板上互连trace链路，connector，Cable及发送和接受端芯片部件内阻都遵循相同的目标阻抗值进行设计。

从信号完整性（SignalIntegrity，SI）角度理论分析来看，由于PCB板传输线路，connector及信号发送和接受芯片三部分特征阻抗值一致，其整链路传输阻抗一致性较好，信号发送前端，中途传输路径和信号接受端三环节不会存在阻抗突变点，避免造成传输路径上信号来回反射，影响信号传输质量。

参考上述方式进行PCB板trace阻抗设计，发现系统各部件互连搭建后进行SI信号测试时，接受端信号眼图质量并非像理论分析的一样。通过对系统链路进行无源阻抗测试，发现整路径上存在一些阻抗偏低的不连续点。这样不连续点，主要是由connector与PCB板结合处，差分换层过孔和芯片package封装等部位引起。因而，造成信号在整互连路径上存在反射现象，引起信号质量的降低。

发明内容

本发明针对目前技术发展的需求和不足之处，提供一种提升系统互连接受端SI性能的方法。

本发明所述一种提升系统互连接受端SI性能的方法，解决上述技术问题采用的技术方案如下：所述一种提升系统互连接受端SI性能的方法，在PCB板高速走线互连设计中，参考整互连路径上的不连续点阻抗值,去调整PCB板上传输链路trace阻抗值，以此匹配传输路径上因connector与PCB板结合处，差分换层过孔及芯片package部位引起的阻抗突变点，更好地平衡整传输链路上的阻抗幅值变化。

优选的，所述提升系统互连接受端SI性能的方法，通过适当降低PCB板上传输线阻抗值，即将PCB板trace阻抗设计目标值比工业规范阻抗值偏低些。

优选的，将PCB trace阻抗由100ohm调整到85ohm阻抗值去平衡各不连续点的阻抗值，以此整路径上的各不连续点处的阻抗突变幅度将大幅变缓。

本发明所述一种提升系统互连接受端SI性能的方法与现有技术相比具有的有益效果是：本发明通过将PCB Trace设计阻抗由原来的参考工业规范值作偏低优化处理，以此平衡系统互连路径上因connector与PCB结合处，差分换层过孔，芯片package封装等部位引起阻抗不连续点幅值高低变化，提升整传输路径上的阻抗一致性，降低信号来回反射的概率，可有效提升信号在芯片接收端的传输质量，进而提高产品的性能。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，对本发明所述一种提升系统互连接受端SI性能的方法进一步详细说明。

实施例：

系统互连中，PCB传输链路Trace，Connector与Cable部件及信号发送和接受端芯片内阻都是遵循SAS3.0工业规范定义阻抗值100ohm进行设计的。整系统互连路径上存在多个阻抗突变点,这些不连续点主要是由connector与PCB结合处，差分换层过孔，芯片package封装等部位引起。

本实施例所述提升系统互连接受端SI性能的方法，在PCB板高速走线互连设计中，参考整互连路径上的不连续点阻抗值,去调整PCB板上传输链路trace阻抗值，以此匹配传输路径上因connector与PCB板结合处，差分换层过孔及芯片package部位引起的阻抗突变点，更好地平衡整传输链路上的阻抗幅值变化。这样，可降低整互连路径上的阻抗突变点次数，以此降低信号来回反射的概率，提升信号的传输品质。

所述提升系统互连接受端SI性能的方法，通过调整PCB板上传输链路trace阻抗值，适当降低PCB板上传输线阻抗值，即将PCB板trace阻抗设计目标值比工业规范阻抗值偏低些。

本实施例所述提升系统互连接受端SI性能的方法，将PCB板trace阻抗设计目标值比工业规范阻抗值偏低些，将PCB板上的Trace阻抗值由原来的工业指标100ohm阻抗值偏低调整，将PCB trace阻抗由100ohm调整到85ohm阻抗值去平衡各不连续点的阻抗值，以此整路径上的各不连续点处的阻抗突变幅度将大幅变缓，有效降低了信号的反射强度，提升了信号传输质量。