[发明专利]基于NIOS嵌入式处理器控制HPI接口的控制系统

说明书

本发明公开了一种基于NIOS嵌入式处理器控制HPI接口的控制系统，设置有：NIOS嵌入式处理器，HPI控制逻辑模块，应用根据提供的HPI的时序要求，使用状态机实现流程的控制；HPI接口，是连接到主机并与主机进行通信的并行接口；用于实现对DSP芯片与其他总线或者CPU进行通信和数据交换；主机或其他主控芯片通过HPI接口实现与DSP芯片的片内存储器进行数据或者信息的交换。本发明实现对HPI简便的控制；可以实现灵活的HPI控制，通过简单的控制函数即可实现对HPI方便的控制，并提供较大数据的缓存作用；可以大大简化了对HPI接口设备的控制，加快产品开发周期，简化设计流程。

技术领域

本发明属于嵌入式接口控制技术领域，尤其涉及一种基于NIOS嵌入式处理器控制HPI接口的控制系统。

背景技术

HPI是HOST PORT INTERFACE的简称。HPI是一个与主机通信的并行接口，主要用于DSP与其他总线或CPU进行通信。NiosⅡ嵌入式处理器是ALTERA公司推出的采用哈佛结构、具有32位指令集的第二代片上可编程的软核处理器，其最大优势和特点是模块化的硬件结构，以及由此带来的灵活性和可裁减性。现在实现控制HPI的方法，在FPGA中主要通过VHDL或Verilog等硬件描述语言实现对含有HPI接口的设备进行控制；灵活性差，模块抽象层次低，开发难度大。还有一种就是通过单片机或者ARM等处理器实现对HPI接口的控制，硬件成本大，开发流程复杂。

综上所述，现在实现控制HPI的方法存在灵活性差，模块抽象层次低，开发难度大，硬件成本大，开发流程复杂。

发明内容

本发明的目的在于提供一种基于NIOS嵌入式处理器控制HPI接口的控制系统，旨在解决现在实现控制HPI的方法存在灵活性差，模块抽象层次低，开发难度大，硬件成本大，开发流程复杂的问题。

本发明是这样实现的，一种基于NIOS嵌入式处理器控制HPI接口的控制系统，所述基于NIOS嵌入式处理器控制HPI接口的控制系统设置有：

NIOS嵌入式处理器，包括读FIFO和写FIFO信号，NIOS嵌入式处理器给HPI控制逻辑模块的控制信号，以及HPI控制逻辑模块给NIOS嵌入式处理器的反馈信号；

HPI控制逻辑模块，根据提供的HPI的时序要求，使用状态机实现流程的控制；

HPI接口，连接到主机并与主机进行通信的并行接口；用于实现对DSP芯片与其他总线或者CPU进行通信和数据交换；主机或其他主控芯片通过HPI接口实现与DSP芯片的片内存储器进行数据或者信息的交换。

进一步，所述读FIFO和写FIFO的控制信号有：

TFIFO_FULL：写FIFO的满信号；

TFIFO_WR_CLK：写FIFO的写时钟；

TFIFO_WR_EN：写FIFO使能信号；

TFIFO_WR_DATA[15:0]：给写FIFO的中送入数据；

RFIFO_RD_CLK：读FIFO的时钟；

RFIFO_RD_EN：读FIFO的使能信号；

RFIFO_EMPTY：读FIFO的空信号，即将读FIFO读空是有效；

RFIFO_RD_DATA[15:0]：从读FIFO中读取的数据；

RFIFO_WRUSEDW[15:0]：读FIFO中所存数据的个数；

其中NIOS给HPI控制逻辑模块的控制信号有：

HPI_EN：HPI的使能信号；高电平有效；