[发明专利]一种减小输出信号下降时间的PECL发送器接口电路

说明书

本发明涉及一种减小输出信号下降时间的PECL发送器接口电路，第一MOS管、第二MOS管和已有PECL发送器接口电路；第一MOS管的漏极连接已有PECL发送器接口电路的负输出端和第二MOS管的栅极；第一MOS管的源极连接已有PECL发送器接口电路的偏置电压端；第二MOS管的漏极连接已有PECL发送器接口电路的正输出端和第一MOS管的栅极；第二MOS管的源极连接已有PECL发送器接口电路的偏置电压端。本发明利用交叉耦合对管为输出节点等效负载电容提供了一条额外的放电通路，减小了输出信号的下降时间，能够适用于高频率场合，驱动大电容负载。

技术领域

本发明涉及一种减小输出信号下降时间的PECL发送器接口电路，属于接口电路设计领域。

背景技术

CMOS集成电路相较于BJT集成电路成本更加低廉。传统的基于BJT工艺的PECL接口电路无法与标准CMOS工艺集成，因此设计一种基于CMOS工艺的PECL发送器接口极为必要。

常见的基于CMOS工艺的PECL发送器接口电路如图1所示，它以CMOS信号驱动的开漏的PMOS管11、12作为片内输出级，它的缺点是输出节点的等效负载电容只能通过负载电阻向偏置电源放电。当信号频率较高、等效负载电容较大时，放电时间非常缓慢，使得输出信号波形出现严重失真，甚至输出信号还来不及下降到额定低电平时，就要开始上升阶段了。如何加快放电时间，避免PECL发送器的输出波形失真，是本领域亟待解决的技术问题。

发明内容

本发明的目的在于克服现有技术的不足，提供一种减小输出信号下降时间的PRCL发送器接口电路，在不过多增加电路复杂度的情况下，克服现有CMOS工艺下的PECL发送器的由于放电缓慢造成的下降时间较长的问题。

本发明目的通过如下技术方案予以实现：

提供一种减小输出信号下降时间的PECL发送器接口电路，包括：第一MOS管、第二MOS管和已有PECL发送器接口电路；

第一MOS管的漏极连接已有PECL发送器接口电路的负输出端和第二MOS管的栅极；第一MOS管的源极连接已有PECL发送器接口电路的偏置电压端；第二MOS管的漏极连接已有PECL发送器接口电路的正输出端和第一MOS管的栅极；第二MOS管的源极连接已有PECL发送器接口电路的偏置电压端。

提供一种减小输出信号下降时间的PECL发送器接口电路，包括：第一MOS管、第二MOS管和已有PECL发送器接口电路；

第一MOS管的漏极连接已有PECL发送器接口电路的负输出端和第二MOS管的栅极；第一MOS管的源极经偏置电阻Rbias接地；第二MOS管的漏极连接已有PECL发送器接口电路的正输出端和第一MOS管的栅极；第二MOS管的源极经偏置电阻Rbias接地。

优选的，Rbias＝(VDDPECL-2V)/28mA，VDDPECL为已有PECL发送器接口电路的电源电压。

提供一种减小输出信号下降时间的PECL发送器接口电路，包括：第一MOS管、第二MOS管、已有PECL发送器接口电路和并联偏置支路；

已有PECL发送器接口电路的负载电路包括并联在PECL发送器接口电路电源和地之间的第一、第二分压电路，第一分压电路包括串联的第一上拉电阻和第一下拉电阻，第一上拉电阻和第一下拉电阻的公共连接端连接已有PECL发送器接口电路的负输出端；第二分压电路包括串联的第二上拉电阻和第二下拉电阻，第二上拉电阻和第二下拉电阻的公共连接端连接已有PECL发送器接口电路的正输出端；

并联偏置支路包括并联在PECL发送器接口电路电源和地之间的第三上拉电阻和第三下拉电阻；