[发明专利]波长探测器用集成电流电压转换电路在审
申请号: | 201611013543.2 | 申请日: | 2016-11-18 |
公开(公告)号: | CN106788384A | 公开(公告)日: | 2017-05-31 |
发明(设计)人: | 施朝霞 | 申请(专利权)人: | 浙江工业大学 |
主分类号: | H03K19/0175 | 分类号: | H03K19/0175;G01J9/00 |
代理公司: | 杭州天正专利事务所有限公司33201 | 代理人: | 王兵,黄美娟 |
地址: | 310014 浙江省杭州*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 波长 探测 器用 集成 电流 电压 转换 电路 | ||
技术领域
本发明涉及实现的电流电压转换电路,能作为PN结波长探测单元的信号处理电路,可单片兼容集成,实现波长探测系统的微型化、智能化、便携化。
背景技术
基于PN结的波长探测器由两个垂直堆叠的不同深度的二极管构成,光在硅晶体中的透射深度与波长有关,两个PN结的光电流比值与波长良好的单调递增关系。
目前商业化的分立PN结波长探测器已经广泛使用,PN结波长探测器的传感单元与信号处理电路单片集成和应用在积极探索中。
分立的PN结波长探测系统通过搭建外部电路分别得到不同深度的两个PN结电流及其比值关系,进一步推断出入射光的波长。传统的PN结波长探测系统电路结构复杂,可靠性差。
发明内容
本发明要克服现有技术的上述缺点,提供一种能将波长探测器两个PN结光电流比值转换成电压输出的电流电压转换电路,并且PN结波长探测器和该电流电压转换电路可以兼容实现单片集成。
本发明的一种PN结波长探测器用集成电流电压转换电路,包括第一偏置电路单元1、第二偏置电路单元2、N型电流镜电路单元3、P型电流镜电路单元4、电流差分电路单元5、第一电流电压转换电路单元6、第二电流电压转换电路单元7、电压差分输出电路单元8。
所述第一偏置电路单元1中,输入端与浅PN结二极管D1的阳极相连,输出端与N型电流镜电路单元3的输入端相连;
PN结波长探测器由浅PN结二极管D1和深PN结二极管D2组成,浅二极管D1和深二极管D2是PNP的堆叠结构,所述浅二极管D1和所述深二极管D2共用N结,输出两个PN结的光电流之和I1+I2,所述深二极管D2的P结接地,所述浅二极管D1的P结输出浅PN结的光电流I1;
第一偏置电路单元1由NMOS管N1、PMOS管P1、P2组成,所述NMOS管N1的源端接地,所述NMOS管N1的栅漏短接,与所述PMOS管P1的漏端和所述PMOS管P2的栅端相连,所述PMOS管P1的源端接电源电压Vdd,所述PMOS管P1的栅端与所述PMOS管P2的源端相连为第一偏置电路单元1输入端,所述PMOS管P2的漏端为第一偏置电路单元1输出端;
所述第二偏置电路单元2中,输入端与深浅PN结二极管共用阴极相连,输出端与P型电流镜电路单元4的输入端相连;
第二偏置电路单元2由PMOS管P3、NMOS管N8、N9组成,所述PMOS管P3的源端接电源电压Vdd,所述PMOS管P3的栅漏端短接,并与所述NMOS管N8的栅端和所述NMOS管N9的漏端相连,所述NMOS管N9的源端接地,所述NMOS管N8的源端与所述NMOS管N9的栅端相连作为第二偏置电路单元2输入端,所述NMOS管N8的漏端为第二偏置电路单元2输出端;
所述N型电流镜电路单元3中,输入端与第一偏置电路单元1输出端相连,第一输出端和电流差分电路单元5的输入端相连,第二输出端和第一电流电压转换电路单元6的输入端相连;
所述N型电流镜电路单元3由NMOS管N2、N3、N4、N5、N6、N7组成,所述NMOS管N4、N5、N7的源端相连接地,所述NMOS管N4的漏栅端短接,与所述NMOS管N5、所述NMOS管N7的栅端相连,所述NMOS管N2的源端与所述NMOS管N4的漏端相连,所述NMOS管N3的漏端与所述NMOS管N5的漏端相连,所述NMOS管N2的栅漏端短接,与所述NMOS管N3、所述NMOS管N6的栅端相连,所述NMOS管N3的源端与所述NMOS管N5的漏端相连,所述NMOS管N6的源端与所述NMOS管N7的漏端相连,所述NMOS管N2的栅端为N型电流镜电路单元3的输入端,所述NMOS管N3的漏端为N型电流镜电路单元3的第一输出端,所述NMOS管N6的漏端为N型电流镜电路单元3的输出端;
所述P型电流镜电路单元4中,输入端与第二偏置电路单元2输出相连,输出端与电流差分电路单元5的输入端相连;
所述P型电流镜电路单元4由PMOS管P4、P5、P6、P7组成,所述PMOS管P4、PMOS管P6的源端与电源电压Vdd相连,所述PMOS管P4的栅漏端短接,与所述PMOS管P6的栅端相连,所述PMOS管P5的源端与所述PMOS管P4的漏端相连,所述PMOS管P7的源端与所述PMOS管P6的漏端相连,所述PMOS管P5的栅漏短接,并与所述PMOS管P7的栅端相连,所述PMOS管P5的栅端为P型电流镜电路单元4的输入端,所述PMOS管P7的漏端为P型电流镜电路单元4的输出端;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江工业大学,未经浙江工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611013543.2/2.html,转载请声明来源钻瓜专利网。