[发明专利]时钟电路稳定性的判别方法及装置

说明书

本发明公开了一种时钟电路稳定性的判别方法及装置。其中，该方法包括：获取时钟电路产生的一段用于控制时钟电路中的振荡器的控制字，其中，该段用于控制时钟电路中的振荡器的控制字包含多组控制字，多组控制字中的每组控制字至少包含三个控制字，每组控制字中所至少包含的三个控制字满足预设逻辑关系且在时间上连续；判断该段用于控制时钟电路中的振荡器的控制字中的控制字组数是否达到预设组数；若是，则确定时钟电路稳定。本发明解决了相关技术中无法检测锁相环或锁频环是否稳定的技术问题。

技术领域

本发明涉及时钟电路领域，具体而言，涉及一种时钟电路稳定性的判别方法及装置。

背景技术

PLL(锁相环)或FLL(锁频环)的作用在于：根据输入的参考时钟产生所需频率的目标时钟CLK_OUT，CLK_OUT可应用到电路上。一般地，应用到电路上的时钟应该是稳定的。目前，在相关技术中，还没有给出检测目标时钟CLK_OUT是否稳定的方案。

针对上述问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种时钟电路稳定性的判别方法及装置，以至少解决相关技术中无法检测锁相环或锁频环是否稳定的技术问题。

根据本发明实施例的一个方面，提供了一种时钟电路稳定性的判别方法，包括：获取上述时钟电路产生的一段用于控制上述时钟电路中的振荡器的控制字，其中，该段用于控制上述时钟电路中的振荡器的控制字包含多组控制字，上述多组控制字中的每组控制字至少包含三个控制字，上述每组控制字中所至少包含的三个控制字满足预设逻辑关系且在时间上连续；判断该段用于控制上述时钟电路中的振荡器的控制字中的控制字组数是否达到预设组数；若是，则确定上述时钟电路稳定。

进一步地，在上述每组控制字中所至少包含的三个控制字依次包括第一控制字、第二控制字和第三控制字的情况下，其中，上述预设逻辑关系包括：上述第二控制字大于上述第三控制字且上述第二控制字大于上述第一控制字，上述第三控制字等于上述第一控制字；或者上述第二控制字小于上述第三控制字且上述第二控制字小于上述第一控制字，上述第三控制字等于上述第一控制字。

进一步地，在获取上述时钟电路产生的一段用于控制上述时钟电路中的振荡器的控制字之前，上述方法还包括：定义目标数字信号，其中，上述目标数字信号用于记录每段控制字中的控制字组数。

进一步地，上述目标数字信号记录一段控制字中的控制字组数的步骤包括：定义一个控制字组数变量；获取一组控制字；在该组控制字中所至少包含的三个控制字满足上述预设逻辑关系且在时间上连续时，将该控制字组数变量加1，并获取下一组控制字，继续记录该段控制字中的控制字组数；在该组控制字中所至少包含的三个控制字不满足上述预设逻辑关系或在时间上不连续时，将该段控制字中的控制字组数对应的记录值清零，并开始记录下一段控制字中的控制字组数。

进一步地，上述时钟电路包括：锁相环时钟电路或锁频环时钟电路。

根据本发明的另一方面，还提供了一种时钟电路稳定性的判别装置，包括：获取单元，用于获取上述时钟电路产生的一段用于控制上述时钟电路中的振荡器的控制字，其中，该段用于控制上述时钟电路中的振荡器的控制字包含多组控制字，上述多组控制字中的每组控制字至少包含三个控制字，上述每组控制字中所至少包含的三个控制字满足预设逻辑关系且在时间上连续；判断单元，用于判断该段用于控制上述时钟电路中的振荡器的控制字中的控制字组数是否达到预设组数；确定单元，用于在判断为是的情况下，确定上述时钟电路稳定。

进一步地，在上述每组控制字中所至少包含的三个控制字依次包括第一控制字、第二控制字和第三控制字的情况下，其中，上述预设逻辑关系包括：上述第二控制字大于上述第三控制字且上述第二控制字大于上述第一控制字，上述第三控制字等于上述第一控制字；或者上述第二控制字小于上述第三控制字且上述第二控制字小于上述第一控制字，上述第三控制字等于上述第一控制字。