[发明专利]半导体器件及其测试方法和集成电路芯片

说明书

本发明的一些实施例涉及一种位于衬底上的半导体器件。在衬底上方设置互连结构，且在互连结构上方设置第一导电焊盘。第二导电焊盘设置在互连结构上方且与第一导电焊盘间隔开。第三导电焊盘设置在互连结构上方且与第一和第二导电焊盘间隔开。第四导电焊盘设置在互连结构上方且与第一、第二和第三导电焊盘间隔开。第一ESD保护元件电耦合在第一和第二焊盘之间；且第二ESD保护元件电耦合在第三和第四焊盘之间。第一被测器件电耦合在第一和第三导电焊盘之间；且第二被测器件电耦合在第二和第四焊盘之间。本发明的实施例还涉及半导体器件的测试方法和集成电路芯片。

技术领域

本发明的实施例涉及半导体领域，更具体地涉及半导体器件及其测试方法和集成电路芯片。

背景技术

通常包括封装在单一芯片内的数百万或数十亿的半导体器件的集成电路(IC)是用于现代计算机和移动电子器件的底层技术。这些IC和它们下面的半导体器件在很大程度上负责引领现代通信时代。

IC的半导体器件可能被静电放电(ESD)事件损坏。当静电突然从主体表面放电至器件时，可能发生这样的ESD事件。例如，在IC的制造或测试期间，ESD事件可发生在工程师的手指和其上定位有半导体器件的半导体晶圆之间，造成电流或电压的突然涌入以打击半导体器件。这样的电流或电压的突然涌入可以以许多方式灾难性地损坏器件，诸如例如，熄灭(blow out)栅极氧化物或造成结损坏。已经开发ESD保护电路来保护免受这样的ESD事件的影响。

发明内容

本发明的实施例提供了一种半导体器件，包括：半导体衬底；互连结构，设置在所述半导体衬底上方；第一导电焊盘，设置在所述互连结构上方；第二导电焊盘，设置在所述互连结构上方并且与所述第一导电焊盘间隔开；第三导电焊盘，设置在所述互连结构上方并且与所述第一导电焊盘和所述第二导电焊盘间隔开；第四导电焊盘，设置在所述互连结构上方并且与所述第一导电焊盘、所述第二导电焊盘和所述第三导电焊盘间隔开；第一静电放电保护元件，电耦合在所述第一导电焊盘和所述第二导电焊盘之间；第二静电放电保护元件，电耦合在所述第三导电焊盘和所述第四导电焊盘之间；第一被测器件(DUT)，电耦合在所述第一导电焊盘和所述第三导电焊盘之间；以及第二被测器件，电耦合在所述第二导电焊盘和所述第四导电焊盘之间。

本发明的实施例还提供了一种测试半导体器件的方法，包括：在所述半导体器件的制造或测试期间，使权利要求5所述的半导体器件经受静电放电(ESD)频发环境；在使所述半导体器件经受所述静电放电频发环境之后，烧断所述第一熔丝并且烧断所述第二熔丝；以及在烧断所述第一熔丝和所述第二熔丝之后，通过对第一被测器件或对第二被测器件施加电应力来进行电迁移测试。

本发明的实施例还提供了一种集成电路(IC)芯片，包括：多个半导体器件，设置在半导体衬底中或上；第一导电焊盘，位于所述集成电路芯片的表面上并且配置为将所述半导体衬底上的第一被测器件(DUT)耦合至外部测试装置的晶圆探针；第二导电焊盘，与所述第一导电焊盘间隔开并且配置为将所述半导体衬底上的第二被测器件耦合至所述外部测试装置的晶圆探针；第三导电焊盘，与所述第一导电焊盘和所述第二导电焊盘间隔开并且配置为耦合至所述外部测试装置的晶圆探针，其中，所述第一被测器件耦合在所述第一导电焊盘和所述第三导电焊盘之间；第四导电焊盘，与所述第一导电焊盘、所述第二导电焊盘和所述第三导电焊盘间隔开并且配置为耦合至所述外部测试装置的晶圆探针，其中，所述第二被测器件耦合在所述第二导电焊盘和所述第四导电焊盘之间；第一静电放电保护元件，电耦合在所述第一导电焊盘和所述第二导电焊盘之间；以及第二静电放电保护元件，电耦合在所述第三导电焊盘和所述第四导电焊盘之间。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。

图1示出了根据一些实施例的包括一些导电焊盘的芯片的透视图。