[发明专利]存储器件及其制造方法

说明书

技术领域

本发明的实施例涉及半导体领域，更具体地涉及存储器件及其制造方法。

背景技术

在过去的几十年间，半导体集成电路工业已经经历了快速增长。半导体材料和设计的技术进步产生了越来越小和更复杂的电路。由于与处理和制造相关联的技术也已经经历了技术进步，所以这些材料和设计的进步已经成为可能。在半导体演进的过程中，由于可以创建的最小的部分的尺寸已经减小，所以每单位面积的互连的器件的数量增加。

半导体中的许多技术进步已经发生在存储器件领域，尤其是非易失性存储器件。已经发展各种各样的结构和配置以按比例放大非易失性存储器件中的存储密度。更具体地，已经使用在非易失性存储器件中储存电荷的不连续的储存元件的层以达到这样的目标。然而，这样的不连续的储存元件的尺寸统一性和分布可能直接地影响存储器件的特性，诸如，例如，保持能力和阈值电压。就是说，存储器件中的不连续的储存元件的不一致的尺寸分布可能不利地影响存储器件的性能(例如，不均匀的阈值电压分布和降低的保持能力)。通常地，使用不连续的储存元件以储存电荷的存储器件往往有这样的问题(即，不一致的尺寸分布)并且往往容易遭受不连续的储存元件的不一致的尺寸分布。因此，使用对不一致的尺寸分布更有免疫能力的不连续的储存元件的层的存储器件是所需要的。

发明内容

本发明的实施例提供了一种用于制造存储器件的方法，包括：在衬底上方形成第一导电层；在所述第一导电层和所述衬底上方形成第一介电层，所述第一介电层包括第一部分和第二部分；在所述第一介电层的所述第一部分和所述第二部分上形成多个分立储存元件(DSE)；处理所述第一介电层的所述第一部分上的所述多个分立储存元件，以形成多个被处理的分立储存元件，同时所述第一介电层的所述第二部分上的所述多个分立储存元件未被处理，其中，所述多个被处理的分立储存元件中的每个分立储存元件均具有圆锥形状；在所述第一介电层的所述第一部分上的所述多个被处理的分立储存元件上方和在所述第一介电层的所述第二部分上的所述多个未被处理的分立储存元件上方形成第二介电层；以及在所述第二介电层上方形成第二导电层。

本发明的实施例还提供了一种用于制造存储器件的方法，所述方法包括：在衬底上方形成第一导电层；在所述第一导电层和所述衬底上方形成第一介电层；在所述第一介电层上形成多个分立储存元件；氧化所述多个分立储存元件；处理所述多个氧化的分立储存元件，从而使得所述氧化的分立储存元件中的至少一个具有圆锥形状轮廓；在被处理的氧化的分立储存元件上面形成第二介电层；在所述第二介电层上方形成第二导电层；以及在所述衬底中形成源极/漏极部件。

本发明的实施例还提供了一种存储器件，包括：衬底，具有顶面；第一介电层，设置在所述衬底的所述顶面的第一部分上；第一栅极，位于所述第一介电层上方；多个分立储存元件，设置在所述衬底的所述顶面的横向邻近所述第一部分的第二部分上，其中，所述分立储存元件的每个均包括圆锥形状轮廓；以及第二栅极，位于所述多个分立储存元件上方。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。

图1描述了根据各个实施例的制造存储器件的方法。

图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K描述了根据各个实施例的通过图1的方法制造的存储器件的截面图。

图3描述了根据各个实施例的被处理的和未被处理的分立储存元件(DSE)的截面图的对比。

通过阅读以下的详细描述上文简要描述的图中所公开各个部件对本领技术人员将变得更加显而易见。在各附图中描述的部件在两个或更多附图之间共有的情况下，为了清楚地讨论而使用相同的参考标号。

具体实施方式

应当理解，以下公开内容提供了许多用于实现本发明的不同特征的不同实施例和实例。以下描述组件和布置的具体实例以简化本发明。当然，这些仅仅是实例而不旨在限制。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简化和清楚的目的，可以以不同比例任意绘制附图中的各种部件。