[发明专利]基于环形振荡器网络的局部测试向量生成与优化方法

说明书

技术领域

本发明涉及集成电路可信任性检测技术领域，具体涉及一种基于环形振荡器网络的局部测试向量生成与优化方法。

背景技术

随着电子设计自动化技术和半导体制造工艺的飞速发展，单个集成电路芯片集成的晶体管数目越来越多，其功能越来越强大，从而集成电路芯片广泛的应用于现代科技的各个领域，特别在金融设备，移动通信，交通运输，政府和能源等敏感领域，集成电路对社会的进步和经济的发展起着越来越大的推动作用。

在商业全球化的今天，为了缩减集成电路的设计周期、减少制造成本，集成电路的设计与制造逐渐分离，集成电路芯片的设计与制造逐渐趋于全球化。在设计环节，随着芯片的集成度越来越高、功能越来越复杂、电路规模越来越大，芯片设计者为了降低芯片成本、缩短芯片上市时间，各类IP(Intellectual Property)得到广泛应用，而大部分IP核均由第三方提供，因为芯片设计者对外来IP核不完全自主可控，从而导致安全隐患，例如密码芯片的设计中内嵌恶意木马电路，将会导致芯片密码外泄。在制造环节，一般设计者完成版图设计后，首先由掩膜版(mask)厂家完成生产工艺所需要的几十块掩膜版的制作，再由芯片制造厂(foundry)完成加工。在掩膜制作和芯片制造中，攻击者可能会利用版图中存在的空余空间恶意植入木马电路或者对芯片的功能进行修改和增加，实现对芯片信息窃取和控制。

硬件木马可能存在于集成电路全生命周期的各个阶段，硬件木马问题正在成为集成电路的重要安全隐患，一旦被硬件木马影响的芯片被广泛应用于军用装备及国民经济核心领域中，将会带来巨大的安全隐患。研究有效的硬件木马检测技术，不仅关系到个人隐私、商业秘密的安全，更关系到航空航天、国防等与国家安全直接相关的领域的信息安全。关于硬件木马的检测技术已经获得了较为丰富的研究，主要包括基于失效分析、逻辑测试以及旁路信号分析等检测方法。1)失效分析是一种破坏性分析方法，它应用成熟的失效分析技术，去除芯片封装，研磨芯片的芯片层，借助于精密仪器(扫描光学显微镜(SOM)、扫描电子显微镜(SEM)等)，反复扫描每一层电路，重构待测芯片电路信息，并将该待测芯片与原始芯片进行比较，判断电路是否被篡改。该方法只能用于抽样检查，在实际测试过程中不能遍历测试每一块芯片，因此该方法只能用于验证待测芯片的安全性，另外该方法测试成本偏高，尤其是超大规模集成电路，往往无能无力。2)逻辑测试是传统的集成电路功能测试方法，利用在输入端口施加测试激励向量，通过观察电路的输出响应信号与预期响应信号之间的差异，从而判断硬件电路是否存在缺陷。该方法可以有效的检测出小面积的硬件木马，且不受工艺噪声、测量噪声和环境噪声的影响，但是对于激活条件难以满足、有效载荷是隐性的硬件木马检测精度却大大降低。3)旁路信号分析是是目前使用较多的检测方法，主要是通过检测分析电路中的旁路信号，通过对比待测电路和原始电路之间的差异，来判断待测电路中是否含存在木马。旁路信号分析具有较低的实施成本、较高的检测精度，较好的移植性和延展性，一经提出就展示出来了较为乐观的应用前景，成为了当前的检测方法的主流。由于器件和芯片间都存在工艺偏差，测量过程易受到环境噪声的影响，测量设备的严苛精度要求严重限制该方法的检测效率和普适性。

目前最为有效的方法是结合逻辑测试和旁路信号分析的优点，利用逻辑测试方法生成优化的测试向量，最大程度的激活硬件木马，提高木马与整体旁路信号的信噪比，采集待测电路在工作状态下的旁路信号，利用统计分析方法降低工艺噪声和环境噪声的影响，识别旁路信号之间的特征差异，从而提高硬件木马的检测效率。因此，优化的测试向量是该方法的关键，目前尚罕见成熟技术报道。

参考文献

[1]Chakraborty R S,Wolff F,Paul S,et al.MERO:A Statistical Approach for Hardware Trojan Detection[M]//Cryptographic Hardware and Embedded Systems-CHES 2009.Springer Berlin Heidelberg,2009:51-57.