[发明专利]一种制备磁性隧道结的方法

说明书

本发明公开了一种制备磁性隧道结的方法，包括：在表面抛光的CMOS基底上，依次形成底电极、磁性隧道结多层膜和硬掩模膜层；图形化定义磁性隧道结图案，并转移图案到磁性隧道结的顶部；沉积一层氧离子俘获层在硬掩模的周围，并覆盖磁性隧道结记忆层；氧离子注入到没有被硬掩模覆盖的磁性隧道结记忆层，并对其进行热退火；沉积一层电介质在在硬掩模的周围，并覆盖被氧化的记忆层；以沉积在硬掩模周围的电介质为掩模，对被氧化的记忆层、势垒层、参考层和底电极进行离子束刻蚀；采用电介质填充未被刻蚀硬掩模周围的空隙，并采用化学机械抛光磨平直到未被氧化的硬掩模顶部。

技术领域

本发明涉及磁性随机存储器(MRAM，Magnetic Radom Access Memory)制造技术领域，具体来说，本发明涉及采用一次氧离子注入(OII，Oxygen Ion Implantation)一次离子束刻蚀(IBE，Ion Beam Etching)的方法来制备磁性隧道结(MTJ,Magnetic TunnelJunction)结构单元的方法。

背景技术

近年来，采用磁性隧道结的磁电阻效应的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性磁性隧道结通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。

同时，鉴于减小磁性隧道结元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对磁性隧道结磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对磁性隧道结记忆器件寿命的破坏与缩短。然而，制备一个小型磁性隧道结元件可能会增加磁性隧道结电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。

在现在的MRAM制造工艺中，一般采用一步刻蚀工艺对磁性隧道结，即：对记忆层，势垒层和参考层进行刻蚀。具体的方案可以采用反应离子刻蚀(RIE，Reactive IonEtching)或离子束刻蚀(IBE，Ion Beam Etching)的方法来实现，刻蚀带来的物理损伤，化学损伤以及由于刻蚀副产物的再次沉积造成的参考层和记忆 层之间的短路都是不可避免的问题，这将会影响MRAM器件的磁性和电学性能，不利于MRAM回路良率的提高。

发明内容

有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种有利于MRAM回路良率的提高的制备磁性隧道结的方法。

为实现上述目的，本发明提供了一种制备磁性隧道结的方法，包括：在表面抛光的CMOS基底上，依次形成底电极、磁性隧道结多层膜和硬掩模膜层，其中磁性隧道结多层膜包括依次向上叠加的参考层、势垒层和记忆层；图形化定义磁性隧道结图案，并转移图案到磁性隧道结的顶部；沉积一层氧离子俘获层在硬掩模的周围，并覆盖磁性隧道结记忆层；氧离子注入到没有被硬掩模覆盖的磁性隧道结记忆层，并对其进行热退火；沉积一层电介质在在硬掩模的周围，并覆盖被氧化的记忆层；以沉积在硬掩模周围的电介质为掩模，对被氧化的记忆层、势垒层、参考层和底电极进行离子束刻蚀；采用电介质填充未被刻蚀硬掩模周围的空隙，并采用化学机械抛光磨平直到未被氧化的硬掩模顶部。