[发明专利]一种信号源外部调频电路及方法有效
申请号: | 201611036651.1 | 申请日: | 2016-11-15 |
公开(公告)号: | CN106788418B | 公开(公告)日: | 2020-06-09 |
发明(设计)人: | 郑贤;范吉伟;何攀峰;王令;高训兵 | 申请(专利权)人: | 中国电子科技集团公司第四十一研究所 |
主分类号: | H03L7/18 | 分类号: | H03L7/18 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 266555 山东省*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 信号源 外部 调频 电路 方法 | ||
1.一种信号源外部调频电路,其特征在于,当整机调频时,外部调频信号分三路:
第一路通过小数环调频DC通路进入FPGA,其中,外部调制信号经过低通滤波器进入AD芯片,AD芯片对调制信号进行采样转换成数字信号,在FPGA内部将数字信号直接加载在锁相环的分频比上,通过改变锁相环的分频比来实现调频;
第二路通过小数环调频AC通路加载在所述锁相环的VCO上,其中,外部调制信号通过通路上的第一衰减网络来改变输出调频信号的频偏大小;
第三路通过YO环调频AC通路进入YTO,其中,外部调制信号通过第二衰减网络来改变频偏大小;
三路信号同时作用,YO环采用的带宽比小数环采用的带宽大。
2.如权利要求1所述的一种信号源外部调频电路,其特征在于,当整机频偏在1~16MHz时,采用混频通路,所述VCO输出调频信号进入第一混频器,然后到第二鉴相器,分频通路断开;当整机调频频偏小于1MHz时,整机采用分频模式,所述VCO输出调制信号进入分频通路,FPGA输出控制信号对分频通路进行控制,选择16分频的方式实现整机小于1MHz频偏的调频。
3.如权利要求1所述的一种信号源外部调频电路,其特征在于,所述锁相环包括第一鉴相器、第一积分器、VCO和分频器,分频器的输出信号一路与第一参考时钟在第一鉴相器进行鉴相,另一路作为分频时钟发送给FPGA,小数环调频DC通路将分频器输出的分频时钟直接通过FPGA进行同步作为AD芯片的采样时钟。
4.如权利要求1所述的一种信号源外部调频电路,其特征在于,所述小数环调频DC通路,滤波器采用100kHz低通滤波器。
5.一种信号源外部调频方法,其特征在于,当整机调频时,外部调频信号分三路:
第一路通过小数环调频DC通路进入FPGA,其中,外部调制信号经过低通滤波器进入AD芯片,AD芯片对调制信号进行采样转换成数字信号,在FPGA内部将数字信号直接加载在锁相环的分频比上,通过改变锁相环的分频比来实现调频;
第二路通过小数环调频AC通路加载在所述锁相环的VCO上,其中,外部调制信号通过通路上的第一衰减网络来改变输出调频信号的频偏大小;
第三路通过YO环调频AC通路进入YTO,其中,外部调制信号通过第二衰减网络来改变频偏大小;
三路信号同时作用,YO环采用的带宽比小数环采用的带宽大。
6.如权利要求5所述的一种信号源外部调频方法,其特征在于,当整机频偏在1~16MHz时,采用混频通路,VCO输出调频信号进入第一混频器,然后到第二鉴相器,分频通路断开;当整机调频频偏小于1MHz时,整机采用分频模式,VCO输出调制信号进入分频通路,FPGA输出控制信号对分频通路进行控制,选择16分频的方式实现整机小于1MHz频偏的调频。
7.如权利要求5所述的一种信号源外部调频方法,其特征在于,所述锁相环包括第一鉴相器、第一积分器、VCO和分频器,分频器的输出信号一路与第一参考时钟在第一鉴相器进行鉴相,另一路作为分频时钟发送给FPGA,小数环调频DC通路将分频器输出的分频时钟直接通过FPGA进行同步作为AD芯片的采样时钟。
8.如权利要求5所述的一种信号源外部调频方法,其特征在于,所述小数环调频DC通路,滤波器采用100kHz低通滤波器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十一研究所,未经中国电子科技集团公司第四十一研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611036651.1/1.html,转载请声明来源钻瓜专利网。