[发明专利]一种高摆率高增益比较器

说明书

技术领域

本发明涉及电子电路技术领域，具体涉及一种高摆率高增益比较器。

背景技术

比较器是将一个模拟电压信号与一个基准电压相比较的电路。对于比较器，我们既希望具有较高的增益，同时又希望其压摆率较大（非线性速度较快），从而降低传输延迟。但是传统的比较器中，由于有尾电流的存在，故转换速率（压摆率）受到尾电流的限制，所以传统的比较器在耗不变的前提下不仅增益有限，且压摆率也较小，导致其速度有限。

发明内容

为解决现有技术中存在的缺陷，本发明提供了一种高摆率高增益比较器，该比较器不仅能够提高小信号增益，而且能够提高压摆率。

为实现上述发明目的，本发明采用以下技术方案：

一种高摆率高增益比较器，包括电源接入端口、接地端口、输入级电路和输出级电路；

所述输入级电路为第一级全差分比较器电路，用于在其第一同相输入端的电压大于其第一反相输入端的电压时，控制其第一同相输出端输出高电平而第一反相输出端输出低电平；以及在其第一同相输入端的电压小于其第一反相输入端的电压时，控制其第一反相输出端输出高电平而第一同相输出端输出低电平；

所述输出级电路为第二级比较器电路，用于把第一级比较器的差分输出转换成单端输出，在其第二同相输入端接收高电平时，控制输出端输出高电平，并在所述其第二反相输入端接收到高电平时，控制输出端输出低电平。从而使所述高摆率高增益比较器的输出端口输出所述高摆率高增益比较器的比较结果。

进一步的，所述输入级电路包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第四PMOS管、第三PMOS管以及第一同相输入端、第一反相输入端、第一同相输出端和第一反相输出端；所述输出级电路包括第三NMOS管、第四NMOS管、第五PMOS管、第六PMOS管以及第二同相输入端、第二反相输入端和输出端，所述输出端即为所述高摆率高增益比较器的输出端。

更进一步，所述第一NMOS管和第二NMOS管构成输入对管，所述第一PMOS管和第二PMOS管为二极管连接的负载管，所述第四PMOS管和第三PMOS管构成交叉耦合对负载；所述第四PMOS管的宽长比小于第一PMOS管的宽长比，所述第三PMOS管的宽长比小于第二PMOS管的宽长比。这样当电路处于小信号放大时，能够提高增益。而且该比较器没有尾电流，不仅能够简化设计，提高集成度，而且其压摆率不会受到尾电流的限制，故可以明显增大压摆率，从而减小传输延迟。

本发明的一种高摆率高增益比较器，在工作时，由于没有尾电流源，所以其没有直流静态功耗；同时由于没有尾电流，所以该比较器的压摆率不会受到尾电流的限制，可以达到很高的压摆率；且其交流小信号的电压增益可以通过调节第一PMOS管（第二PMOS管）的宽长比以及第四PMOS管（第三PMOS管）的宽长比的比值来调整增益，使其小信号增益达到很大。

本发明的高摆率高增益比较器结构简单，可实现全集成化，且占用芯片面积较小，降低了生产成本。由于没有静态直流工作电流，大大降低了直流待机功耗，增加了如移动电池等供电设备的使用寿命。

附图说明

图1为本发明的高摆率高增益比较器电路图；

图2为输出级电路的信号等效电路图。

具体实施方式

下面结合附图对本发明做进一步说明。应该清楚，附图中所描述的本发明的具体实施例仅为说明本发明用，其并非按实际尺寸和比例严格绘制。因此，本申请中的附图不应解释为对本发明的任何限制。

如图1所示，本发明的一种高摆率高增益比较器，包括电源接入端口VDD、接地端口高GND、输入级电路和输出级电路

输入级电路为第一级全差分比较器电路，包括第一NMOS管NM1、第二NMOS管NM2、第一PMOS管PM1、第二PMOS管PM2、第四PMOS管PM4、第三PMOS管PM3以及第一同相输入端V+、第一反相输入端V-、第一同相输出端Vo1+和第一反相输出端Vo1-。

输入级电路用于在其第一同相输入端V+的电压大于其第一反相输入端V-的电压时，控制其第一同相输出端Vo1+输出高电平而第一反相输出端Vo1-输出低电平；以及在其第一同相输入端V+的电压小于其第一反相输入端V-的电压时，控制其第一反相输出端Vo1-输出高电平而第一同相输出端Vo1+输出低电平。