[发明专利]用于校准数字到时间转换器(DTC)的系统和方法

权利要求书

1.一种用于校准数字到时间转换器(DTC)的系统，包括：

DTC电路，其包括：

第一DTC，被配置为接收第一数字输入代码并且基于所述第一数字输入代码生成第一DTC输出信号；和

第二DTC，被配置为接收第二数字输入代码并且基于所述第二数字输入代码生成第二DTC输出信号，其中所述第一DTC和所述第二DTC通过接收相同的输入时钟信号而彼此同步；

延迟电路，其耦合到所述第一DTC的输出路径并且被配置为向所述第一DTC输出信号施加第一延迟以生成第一延迟DTC输出信号；

相位检测器电路，其被配置为确定所述第一延迟DTC输出信号与所述第二DTC输出信号之间的相位差，由此生成相位检测器输出；以及

校准电路，其被配置为将所述第一DTC的第一数字输入代码调整为使所述相位检测器输出最小化的经调整的第一代码，其中所述经调整的第一代码与所述第二数字输入代码具有预定关系。

2.根据权利要求1所述的系统，其中所述校准电路还被配置为：

确定所述经调整的第一代码与所述第二数字输入代码之间的差异，形成指示所述第一DTC的非线性的差异代码。

3.根据权利要求2所述的系统，其中所述校准电路还被配置为：

在使与尚未递增的先前第二数字输入代码相对应的所述相位检测器输出最小化时，将所述第二DTC的第二数字输入代码递增为递增的第二代码。

4.根据权利要求3所述的系统，其中所述校准电路还被配置为：

当所述递增的第二代码被应用于所述第二DTC以便生成与其相关联的差异代码时，调整使所述相位检测器输出最小化的、所述第一数字输入代码或所述经调整的第一代码或被应用于所述第一DTC的任何其它代码。

5.根据权利要求4所述的系统，其中所述校准电路还被配置为：

确定多个递增的第二代码的差异代码以生成多个差异代码来覆盖所述第一DTC的整个频谱。

6.根据权利要求1所述的系统，其中所述延迟电路还耦合到所述第二DTC的输出路径，并且被配置为向所述第二DTC输出信号施加第二延迟以生成第二延迟DTC输出信号。

7.根据权利要求6所述的系统，其中所述校准电路还被配置为：

在第一模式和第三模式下选择性地将所述第一延迟施加到所述第一DTC的输出路径，并且在第二模式和第四模式下选择性地在所述第一DTC的输出路径处绕过所述第一延迟。

8.根据权利要求7所述的系统，其中所述校准电路还被配置为：

在所述第一模式和所述第二模式下选择性地在所述第二DTC的输出路径处绕过所述第二延迟，并且在所述第三模式和所述第四模式下选择性地将所述第二延迟施加到所述第二DTC的输出路径。

9.根据权利要求8所述的系统，其中所述校准电路还被配置为：

向所述第一DTC的输出路径中的第一多路复用器电路和所述第二DTC的输出路径中的第二多路复用器电路提供控制信号，以选择性地将所述第一延迟和所述第二延迟分别施加到所述第一DTC和所述第二DTC的输出路径。

10.根据权利要求8所述的系统，其中所述校准电路还被配置为：

基于所述第二DTC的输出处的延迟，对于在所述第二DTC的可允许代码范围的第一代码范围内的所述第二数字输入代码中的每个，在所述第一模式和所述第二模式下对所述延迟电路进行操作，并且对于在所述第二DTC的可允许代码范围的不同的第二代码范围内的所述第二数字输入代码中的每个，在所述第三模式和所述第四模式下对所述延迟电路进行操作。