[发明专利]一种半导体器件及其制造方法和电子装置

说明书

本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：提供半导体衬底，在所述半导体衬底上形成悬空设置的纳米线；形成环绕所述纳米线的栅极结构；进行离子注入，以在所述栅极结构两侧的纳米线中分别形成源极和漏极，所述源极、栅极结构、漏极沿所述纳米线的轴向方向依次设置，其中，所述离子注入的注入离子包括Te和/或Ge。综上所述，根据本发明的制造方法，通过向源极和漏极区域离子注入Te和/或Ge，来降低接触电阻，提高器件的导通电流Ion，进而提高器件的整体性能和可靠性。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。

背景技术

在半导体技术领域中，全环栅(Gate-All-Around；简称GAA)纳米线(nano-wire)场效应晶体管是在未来的超小尺寸CMOS技术中最有应用前景的器件结构之一。

全环栅纳米线场效应晶体管具有以下优点。一方面，全环栅纳米线场效应晶体管中的沟道厚度和宽度都较小，使得栅极更接近于沟道的各个部分，有助于增强晶体管的栅极调制能力，并且由于采用环栅结构，栅极从多个方向对沟道进行调制，进一步增强了栅极的调制能力，改善亚阈值特性。因此，环栅纳米线晶体管可以很好地抑制短沟道效应，使晶体管尺寸得以进一步缩小。

另一方面，全环栅纳米线场效应晶体管利用自身的细沟道和环栅结构改善栅极调制力和抑制短沟道效应，缓解了减薄栅介质厚度的要求，从而可减小栅极漏电流。此外，纳米线沟道可以不掺杂，减少了沟道内杂质离散分布和库仑散射。对于一维纳米线沟道，由于量子限制效应，沟道内载流子远离表面分布，故载流子输运受表面散射和沟道横向电场影响小，可以获得较高的迁移率。

尽管全环栅纳米线场效应晶体管具有上述优点，但是其制备方法复杂，且面临诸多技术问题的挑战，例如，源极和漏极的接触电阻Rs比较高，导通电流Ion小等问题。

因此，如何进一步优化全环栅纳米线场效应晶体管的器件结构和工艺制备方法、提高器件性能、充分体现全环栅纳米线场效应晶体管的优势，正是现在业界内MOSFET领域研究的难点和热点。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明实施例一中提供一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成悬空设置的纳米线；

形成环绕所述纳米线的栅极结构；

进行离子注入，以在所述栅极结构两侧的纳米线中分别形成源极和漏极，所述源极、栅极结构、漏极沿所述纳米线的轴向方向依次设置，其中，所述离子注入的注入离子包括Te和/或Ge。

进一步，所述离子注入的注入离子还包括N型掺杂离子和/或Pt。

进一步，所述离子注入的注入深度范围为5nm～50nm，注入剂量范围为1e15/cm2～1e16/cm2。

进一步，形成所述纳米线的方法包括以下步骤：

在半导体衬底上形成半导体异质结构材料层，其中，所述半导体衬底包括基底层和位于所述基底层上的绝缘层，以及位于绝缘层上的顶部半导体层；

在所述半导体异质结构材料层上形成图案化的掩膜层；

以所述掩膜层为掩膜，依次蚀刻所述半导体异质结构材料层和所述顶部半导体层停止于所述绝缘层中，以形成图案化的半导体异质结构材料层；