[发明专利]制造微机电系统MEMS装置的方法有效
申请号: | 201611039292.5 | 申请日: | 2016-11-21 |
公开(公告)号: | CN107176587B | 公开(公告)日: | 2022-01-07 |
发明(设计)人: | 刘育嘉;朱家骅;郑钧文 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | B81C1/00 | 分类号: | B81C1/00 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 路勇 |
地址: | 中国台湾新竹市*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制造 微机 系统 mems 装置 方法 | ||
1.一种制造微机电系统装置的方法,所述方法包括:
在衬底上方沉积绝缘层;
在所述绝缘层的多个第一层中形成多个导电通路;
在所述绝缘层的多个第二层中形成多个金属结构,其中所述多个第一层与所述多个第二层交错;
蚀刻所述多个导电通路中的第一组及所述多个金属结构中的第一组以在所述绝缘层中形成空隙区域,其中所述蚀刻移除所述多个导电通路中的所述第一组及所述多个金属结构中的所述第一组;
在所述绝缘层的顶部表面上及其内形成导电垫;及
利用囊封结构密封所述空隙区域,其中所述囊封结构的至少一部分位于所述导电垫的顶部表面上面;
在所述囊封结构上方沉积光致抗蚀剂;
图案化所述光致抗蚀剂以暴露所述囊封结构的一部分;
移除所述囊封结构的所述部分,其中作为移除所述囊封结构的所述部分的结果,最顶部第一层中的虚拟绝缘结构被暴露;及
移除所述最顶部第一层中的所述虚拟绝缘结构。
2.根据权利要求1所述的方法,其进一步包括在所述多个第一层及所述多个第二层下面形成晶体管。
3.根据权利要求2所述的方法,其进一步包括在所述晶体管的栅极的顶部表面与所述导电垫的底部表面之间形成导电互连结构,所述导电互连结构包括所述多个金属结构中的第二组及所述多个导电通路中的第二组。
4.根据权利要求1所述的方法,其进一步包括在所述多个金属结构中的至少一者上方形成钝化层。
5.一种制造互补金属氧化物半导体微机电系统装置的方法,所述方法包括:
在衬底上方沉积电介质层;
在所述电介质层中形成多个通路层,所述多个通路层包括多个通路结构;
在所述电介质层中形成多个金属层,所述多个金属层包括多个金属结构,所述多个金属层与所述多个通路层交替;
蚀刻以移除通路结构材料的至少一部分及金属结构材料的至少一部分以形成空隙区域;
在所述多个通路层的最上部通路层上沉积密封剂材料,所述密封剂材料密封所述空隙区域,所述最上部通路层包括虚拟电介质层;
在所述密封剂材料上方沉积光致抗蚀剂;
图案化所述光致抗蚀剂以暴露所述密封剂材料的一部分;
进行第一蚀刻以移除所述密封剂材料的经暴露部分;及
进行第二蚀刻以移除所述虚拟电介质层的至少一部分。
6.根据权利要求5所述的方法,其进一步包括移除光致抗蚀剂。
7.根据权利要求5所述的方法,其进一步包括在所述多个金属层的最上部金属层上方形成钝化层。
8.根据权利要求5所述的方法,其进一步包括在所述电介质层的顶部表面上及其内形成导电垫。
9.根据权利要求8所述的方法,其进一步包括在所述衬底及所述电介质层中的至少一者中形成晶体管装置。
10.根据权利要求9所述的方法,其进一步包括在所述晶体管装置的栅极的顶部表面与所述导电垫的底部表面之间形成互连结构,所述互连结构包括与所述多个通路结构中的第二组交错的所述多个金属结构中的第一组。
11.根据权利要求5所述的方法,其中所述第一蚀刻及所述第二蚀刻包括相同蚀刻。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611039292.5/1.html,转载请声明来源钻瓜专利网。