[发明专利]改善有源区点状腐蚀缺陷的方法

说明书

本发明提供了一种改善有源区点状腐蚀缺陷的方法，通过建立理论第一主刻蚀工艺中有源区顶部到浅沟槽隔离结构顶部的阶梯高度与理论第一主刻蚀工艺参数的参考关系图，根据参考关系图和实际阶梯高度从而更加方便和可控地调整实际的第一主刻蚀工艺的工艺参数，从而采用该第一主刻蚀工艺对多晶硅层进行刻蚀，且停止于栅氧层上方，使得位于栅氧层上方的多晶硅层顶部高于栅氧层顶部，避免传统第一主刻蚀工艺在第一主工艺刻蚀时容易刻蚀到栅氧层甚至有源区表面而造成的点状腐蚀缺陷，提高了对多晶硅栅极的刻蚀效果，并且本发明的方法简单，成本低廉。

技术领域

本发明涉及集成电路技术领域，具体涉及一种改善有源区点状腐蚀缺陷的方法。

背景技术

刻蚀工艺是集成电路制造过程中最关键的工艺之一，其主要作用是完成光刻工艺中的图形在硅片上的最终转移与定型。刻蚀的要求取决于要制作的特征图形的类型，比如多晶硅栅极，浅沟槽，金属掩模层或介质通孔等。多晶硅栅极刻蚀工艺，可以说是刻蚀制程工艺中最为重要的一层，因为其关键尺寸CD是整个制程中最小的，整个器件就可以变得越小，工作速度也越快。请参阅图1，硅衬底(silicon)向上依次形成有栅氧层Gate oxide，多晶硅层POLY，硬掩膜层HM，底部抗反射层BARC，以及光刻胶PR；通常多晶硅栅极的刻蚀工艺包括如图1所示的几个步骤：底部抗反射层刻蚀(BARC Opening)，硬掩膜层刻蚀(HMOpening)，硬掩膜层修整(HM Trim)，光刻胶去除(PR strip)，多晶硅刻蚀(Poly Etch)等。其中，多晶硅刻蚀的步骤又会分成打破过程(break through，BT)、第一主刻蚀(ME1)和第二主刻蚀(ME2)三步刻蚀来更好的完成多晶硅栅极刻蚀(poly gate etching)，打破步骤BT用以在光刻胶和底部抗反射层过程的去除过程中被破坏(break through)的多晶硅栅极(poly gate)表面形成的氧化层，同时对多晶硅栅极(poly gate)顶部进行刻蚀，从而形成初步“陡直”形貌，第一主刻蚀(Main etch1)步骤用来定义整个多晶硅栅极(poly gate)的“陡直”的形貌，通常不会停留在栅氧层(gate oxide)上，所以多晶硅栅极和栅氧层的刻蚀选择比较低，第二主刻蚀(Main etch2)步骤刻蚀剩余的多晶硅栅极(poly gate)，通常是采用OES进行终点监测并且停止在栅氧层(poly oxide)上，因此需要选择非常高的多晶硅栅极和栅氧层的刻蚀选择比，避免造成栅氧层损伤。

随着主流的半导体工艺技术进入到65nm工艺甚至更小，半导体器件的特征尺寸进一步减小，栅氧化层厚度越来越薄，如果等离子体刻蚀工艺控制不好，则非常容易出现栅氧化层的损伤，如何精确控制等离子体刻蚀过程是目前工程师们面对的一个技术上的挑战。对于非常薄的栅氧层来说，点状腐蚀(pitting)的预防和消除就需要格外注意。从多晶硅栅极的刻蚀工艺步骤来看，点状缺陷缺陷主要就是在多晶硅刻蚀步骤中等离子体对有源区的刻蚀造成的，而在多晶硅栅极刻蚀的两步骤中，第二主刻蚀步骤会直接接触到栅氧层，但是第二主刻蚀步骤通常使用的是高选择比刻蚀工艺，对栅氧层刻蚀非常低，而第一主刻蚀步骤对栅氧层的选择比低，刻蚀速率快，一旦第一刻蚀步骤刻蚀接触到栅氧层，很容容易对栅氧层造成表面损伤，从而形成有源区的点状腐蚀缺陷。