[发明专利]一种基于8B/10B编解码的串行传输方法及系统

说明书

本发明实施例提供一种基于8B/10B编解码的串行传输方法及系统，涉及通信技术领域。其中方法包括：串行数据发送端将特定格式的16bit并行数据经两次8B/10B编码后转换为20bit并行数据；串行数据发送端将20bit并行数据转换为高速串行数据流后经外界线路传输至串行数据接收端；串行数据接收端接收高速串行数据流，并将高速串行数据流转换为20bit并行数据；串行数据接收端对20bit并行数据进行两次8B/10B解码后得到特定格式的16bit并行数据。本发明实施例可以实现2711格式数据的串行传输，弥补了现有的FPGA内置硬核不能满足2711格式数据的串行传输，需要针对2711格式数据开发专用芯片的缺陷，降低了串行传输的通信成本，并且无需在FPGA上设置多个用于连接专用芯片的通用管脚，简化了FPGA的结构。

技术领域

本发明属于通信技术领域，尤其涉及一种基于8B/10B编解码的串行传输方法及系统。

背景技术

目前8B/10B编解码在串行数据传输上有较为普遍的应用，然而现有的FPGA内置硬核基本仅适用于常用的协议，如：以太网协议，不够灵活，无法满足特定领域的数据格式的要求，如：2711格式数据。目前，在FPGA上实现2711格式数据的串行传输的方式一般为：由FPGA提供较多数目管脚，通过多数目管脚连接针对2711格式数据的专用芯片，然后利用该专用芯片来实现2711格式数据的串行传输，这种方式不仅需要针对2711格式数据的字符开发专用芯片，成本较高，而且还需要在FPGA上设置较多数目管脚，使得FPGA的结构较为复杂。

发明内容

本发明实施例的目的在于提供一种基于8B/10B编解码的串行传输方法及系统，旨在解决现有的在FPGA上实现2711格式数据的串行传输的方式需要针对2711格式数据的字符开发专用芯片，成本较高，而且还需要在FPGA上设置较多数目管脚，使得FPGA的结构较为复杂的问题。

本发明实施例是这样实现的，一种基于8B/10B编解码的串行传输方法，包括：

串行数据发送端将特定格式的16bit并行数据经两次8B/10B编码后转换为20bit并行数据；

所述串行数据发送端将所述20bit并行数据转换为高速串行数据流后经外界线路传输至串行数据接收端；

所述串行数据接收端接收所述高速串行数据流，并将所述高速串行数据流转换为20bit并行数据；

所述串行数据接收端对所述20bit并行数据进行两次8B/10B解码后得到所述特定格式的16bit并行数据。

另一方面本发明实施例提供一种基于8B/10B编解码的串行传输系统，包括串行数据发送端和串行数据接收端，所述串行数据发送端包括8B/10B编码单元和串并发送单元，所述串行数据接收端包括8B/10B解码单元和串并接收单元，其中：

所述8B/10B编码单元，用于将特定格式的16bit并行数据经两次8B/10B编码后转换为20bit并行数据；

所述串并发送单元，用于将所述20bit并行数据转换为高速串行数据流后经外界线路传输至串行数据接收端；

所述串并接收单元，用于接收所述高速串行数据流，并将所述高速串行数据流转换为20bit并行数据；

所述8B/10B解码单元，用于对所述20bit并行数据进行两次8B/10B解码后得到所述特定格式的16bit并行数据。