[发明专利]一种连级比较器电路

说明书

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种CMOS工艺的低失调电压的高分辨率比较器电路。

背景技术

对两个或多个数据项进行比较，以确定它们是否相等，或确定它们之间的大小关系及排列顺序称为比较。能够实现这种比较功能的电路或装置称为比较器。比较器是将一个模拟电压信号与一个基准电压相比较的电路。比较器的两路输入为模拟信号，输出则为二进制信号0或1，当输入电压的差值增大或减小且正负符号不变时，其输出保持恒定。

传统的比较器往往是采用一个运算放大器的开环应用，其结构简单且适用范围较广。请参阅图1，图1是现有技术中采用两级运放结构的比较器电路示意图。如图所示，该比较器电路包括三个PMOS晶体管(M3、M4和M5)和五个NMOS晶体管(M1、M2、M7、M0和M6)。

请参阅图2，图2为比较器理想传输特性示意图。如图所示，对于上述比较器在理想的情况下，当输入两端电压Vp＝Vn时，比较器输出为0。

在实际电路的工作中，外界的噪声和比较器内部的元器件的不匹配，例如，出现如图1中差分输入对管M1和M2失配等非理想因素，这将会给比较器引入一个失调电压(如图3所示)，也就是说，当比较器输入两端之差Vp-Vn等于失调电压Vos时，比较器才能分辨。

然而，比较器的失调电压Vos的大小直接决定比较器性能的优劣。特别是，当此失调电压Vos大于比较精度时，就会对比较结果造成错误。

尤其是，具有低功耗和小尺寸等特点的逐次逼近寄存器型(SAR)的模拟数字转换器(ADC)，是采样速率低于5Msps的中等至高分辨率应用的常见结构。SAR ADC的分辨率一般为8位至16位，SAR实质上是实现一种二进制搜索算法。当内部电路运行在数兆赫兹(MHz)时，由于逐次逼近算法的缘故，故ADC采样速率仅是该数值的几分之一。

因此，为了满足在高精度SAR ADC的设计中的功能需求，业界急需要设计一个高精度的比较器，并且失调电压足够小以至于不影响比较结果。

发明内容

为实现上述目的，本发明的旨在提供一种应用于高精度场合的高分辨率低失调电压的比较器电路。为实现上述目的，本发明的技术方案如下：

一种连级比较器电路；其包括：

第一预放大器，用于对接收的输入信号进行第一级放大；

第二预放大器,用于对所述第一预放大器输出的信号进行第二级放大；

动态锁存器，用于在比较状态时对所述的第二预放大器输出的信号进行比较反转；

第一电容和第二电容，串接在所述第一预放大器和第二预放大器之间；

第三电容和第四电容，串接在所述第二预放大器和动态锁存器之间；

第一开关和第二开关，串接在所述第一预放大器的正输入端和负输入端之间；

第三开关，并接在所述第一电容和第三电容之间；

第四开关，并接在所述第二电容和第四电容之间；

第五开关和第六开关，串接在所述动态锁存器的正输入端和负输入端之间；

其中，所述电路具有由电平控制且交叉进行的两种工作状态，即失调电压存储状态和正常比较工作状态；当进入失调电压存储状态时，所述第一开关、第二开关、第三开关、第四开关、第五开关和第六开关同时闭合，且接入共模电平，所述第一预放大器的正输入端和负输入端均输入相同的共模电平；所述动态锁存器的输出端没有输出；当进入比较工作状态时，所述第一开关、第二开关、第三开关、第四开关、第五开关和第六开关同时断开；所述第一预放大器的正输入端输入需比较的电压信号，所述第一预放大器的负输入端输入标准信号；所述动态锁存器的输出端输出比较结果电压信号。

根据所述的连级比较器电路，所述第一电容和第二电容的电容值相同。

根据所述的连级比较器电路，所述第三电容和第四电容的电容值相同。

根据所述的连级比较器电路，所述第一预放大器和第二预放大器均位差分输入差分输出的运放。

根据所述的连级比较器电路，所述第一开关、第二开关、第三开关、第四开关、第五开关和第六开关采用相同的开关。

根据所述的连级比较器电路，所述第一开关、第二开关、第三开关、第四开关、第五开关和第六开关采用消除电荷注入的CMOS开关。

根据所述的连级比较器电路，所述交叉进行的两种工作状态，由外部控制时钟产生的电平控制。