[发明专利]非易失记忆单元和相关操作方法

权利要求书

1.一种非易失记忆单元，其特征在于，包括：

一基板，其包括一第一扩散区、一第二扩散区、一第三扩散区，以及一第四扩散区；

一选择闸极，形成于一多晶硅层内，且位于所述第一扩散区和所述第二扩散区上；

一浮动闸极，形成于所述多晶硅层内，且位于所述第二扩散区、所述第三扩散区和所述第四扩散区上；

一抹除闸极，形成于所述浮动闸极和所述第四扩散区的一覆盖面积上，用来作为所述浮动闸极的一耦合端点；以及

一辅助控制闸极，形成于一金属层内，且位于所述浮动闸极上，其中所述辅助控制闸极的一部分面积至少覆盖所述浮动闸极的一半面积。

2.如权利要求1所述的非易失记忆单元，其特征在于，所述金属层为在一互补式金属氧化物半导体制程中所提供的一M1金属层。

3.如权利要求1所述的非易失记忆单元，其特征在于，所述金属层为在一互补式金属氧化物半导体制程中所提供的一M2金属层或任一导电金属绕线。

4.如权利要求1所述的非易失记忆单元，其特征在于，所述浮动闸极和所述选择闸极系形成于一互补式金属氧化物半导体制程中所提供的所述多晶硅层内。

5.如权利要求1所述的非易失记忆单元，其特征在于:

所述第一扩散区、所述第二扩散区和所述第三扩散区具有一第一类型掺杂；

所述第四扩散区具有一第二类型掺杂；而

所述第一类型掺杂和所述第二类型掺杂彼此互补。

6.如权利要求1所述的非易失记忆单元，其特征在于:

所述第一扩散区耦接于一源端线；

所述第三扩散区耦接于一位线；

所述选择闸极耦接于一字符线；而

所述辅助控制闸极耦接于所述源端线。

7.如权利要求1所述的非易失记忆单元，其特征在于:

所述第一扩散区耦接于一源端线；

所述第三扩散区耦接于一位线；

所述选择闸极耦接于一字符线；而

所述辅助控制闸极耦接于所述位线、所述字符线和所述基板的一N型井中其中之一。

8.如权利要求1所述的非易失记忆单元，其特征在于:

所述第一扩散区耦接于一源端线；

所述第三扩散区耦接于一位线；

所述选择闸极耦接于一字符线；

所述辅助控制闸极耦接于一信号线；而

在同一运作模式下，所述信号线的电位相等于所述位线、所述字符线、所述源端线或所述基板的一N型井的一偏压准位。

9.一种操作一非易失记忆单元的方法，其特征在于，所述非易失记忆单元包括：

一基板，其包括一第一扩散区、一第二扩散区、一第三扩散区，以及一第四扩散区；

一选择闸极，形成于一多晶硅层内，且位于所述第一扩散区和所述第二扩散区上；

一浮动闸极，形成于所述多晶硅层内，且位于所述第二扩散区、所述第三扩散区和所述第四扩散区上；以及

一辅助控制闸极，形成于一金属层内，且位于所述浮动闸极上，其中所述辅助控制闸极的一部分面积至少覆盖所述浮动闸极的一半面积；

所述方法包括：

施加一第一电压至所述第四扩散区和施加一第二电压至所述辅助控制闸极，以在一程序模式运作期间将电子带至所述浮动闸极上；

施加一第三电压至所述第四扩散区和施加一第四电压至所述辅助控制闸极，以在一抹除模式运作期间将电子从所述浮动闸极上驱离；其中：

所述第一电压和所述第二电压的值在0和一第一正数之间；

所述第三电压的值在0和一第二正数之间；且

所述第四电压的值在0和一第一负数之间。