[发明专利]超低功率减少耦合的钟控比较器

权利要求书

1.一种比较器电路，其包括：

第一节点，其可操作以在预充电阶段期间接收电压；

第二节点，其可操作以在所述预充电阶段期间接收所述电压；

第一可选择电流路径，其包括第一输入晶体管和第一可编程电阻器，所述第一可选择电流路径耦合到所述第一节点并用于选择性地使所述第一节点放电；

第二可选择电流路径，其包括第二输入晶体管和第二可编程电阻器，所述第二可选择电流路径耦合到所述第二节点并用于选择性地使所述第二节点放电，并且关于所述第一可选择电流路径互补操作；以及

用于响应于所述第一输入晶体管和所述第二输入晶体管之间的偏移而调节所述第一可编程电阻器和所述第二可编程电阻器的电阻的电路。

2.根据权利要求1所述的比较器电路：

其中所述第一可编程电阻器耦合在所述第一输入晶体管的源极和放电参考电势之间；并且

其中所述第二可编程电阻器耦合在所述第二输入晶体管的源极和所述放电参考电势之间。

3.根据权利要求2所述的比较器电路，其中所述放电参考电势是接地的。

4.根据权利要求1所述的比较器电路：

其中所述第一可选择电流路径进一步包括耦合在偏置电压和所述第一晶体管的漏极之间的第一电阻器；并且

其中所述第二可选择电流路径进一步包括耦合在偏置电压和所述第二晶体管的漏极之间的第二电阻器。

5.根据权利要求4所述的比较器电路，其中所述第一晶体管和所述第二晶体管中的每个包括nMOS晶体管。

6.根据权利要求4所述的比较器电路：

其中所述第一可选择电流路径进一步包括在所述预充电阶段期间被禁用并且在再生阶段期间被启用的第三晶体管；并且

其中所述第二可选择电流路径进一步包括在所述预充电阶段期间被禁用并且在所述再生阶段期间被启用的第四晶体管。

7.根据权利要求6所述的比较器电路：

其中所述第三晶体管耦合在所述第一节点和所述第一晶体管的漏极之间；并且

其中所述第四晶体管耦合在所述第二节点和所述第二晶体管的漏极之间。

8.根据权利要求7所述的比较器电路，并且其进一步包括：

用于提供第一输出状态的第一输出；

用于提供与所述第一输出状态互补的第二输出状态的第二输出；并且

其中用于调节所述第一可编程电阻器和所述第二可编程电阻器的电阻的所述电路进一步用于响应于所述第一输出状态和所述第二输出状态中的至少一个的先前值而调节。

9.根据权利要求1所述的比较器电路：

其中所述第一可选择电流路径进一步包括在所述预充电阶段期间被禁用并且在再生阶段期间被启用的第三晶体管；并且

其中所述第二可选择电流路径进一步包括在所述预充电阶段期间被禁用并且在所述再生阶段期间被启用的第四晶体管。

10.根据权利要求9所述的比较器电路：

其中所述第三晶体管耦合在所述第一节点和所述第一晶体管的漏极之间；并且

其中所述第四晶体管耦合在所述第二节点和所述第二晶体管的漏极之间。

11.根据权利要求1所述的比较器电路，并且其进一步包括：

用于提供第一输出状态的第一输出；

用于提供与所述第一输出状态互补的第二输出状态的第二输出；并且

其中用于调节所述第一可编程电阻器和所述第二可编程电阻器的电阻的所述电路进一步用于响应于所述第一输出状态和所述第二输出状态中的至少一个的先前值而调节。

12.根据权利要求1所述的比较器电路，并且其进一步包括：

用于提供第一输出状态的第一输出；和

耦合到所述第一输出以用于接收所述第一输出状态的DC-DC转换器。

13.根据权利要求1所述的比较器电路，并且其进一步包括：

用于提供第一输出状态的第一输出；和

用于提供与所述第一输出状态互补的第二输出状态的第二输出。