[发明专利]一种基于MLVDS接口的快速总线系统和实现方法

权利要求书

1.一种基于多点低电压差分信令MLVDS接口的快速总线系统，包括总线和若干个分别连接总线的收发节点，其特征是，各收发节点包括MLVDS收发器和控制器局域网络CAN总线控制器；

所述总线包括一对按照线或模式配置的MLVDS差分线；

所述MLVDS收发器包括接收模块和发送模块，接收模块包括接收使能端、差分接收输入端和接收输出端，接收使能端输入低电平信号，差分接收输入端连接MLVDS差分线，接收输出端通过反相器连接CAN总线控制器；发送模块包括发送使能端、差分发送输出端和发送输入端，发送输入端输入高电平信号，发送数据从发送使能端接入，差分发送输出端连接MLVDS差分线，发送使能端通过反相器连接CAN总线控制器；

所述CAN总线控制器采用FPGA实现，CAN总线控制器包括波特率分频器、位时序逻辑单元、移位寄存器和位数据流处理器；波特率分频器接收外部波特率配置信号和外部时钟信号，对时钟信号进行分频，并将分频后的时钟信号输出至位时序逻辑单元和位数据流处理器；位时序逻辑单元包括分别对应连接MLVDS收发器中发送输入端和接收输出端的数据输出端和数据输入端；位数据流处理器通过位时序逻辑单元实现与MLVDS收发器之间的数据收发。

2.根据权利要求1所述的基于MLVDS接口的快速总线系统，其特征是，MLVDS收发器采用型号为DS91C176、DS91D176、DS91C180或DS91D180的芯片。

3.一种基于多点低电压差分信令MLVDS接口的快速总线系统，包括总线和若干个分别连接总线的收发节点，其特征是，各收发节点包括MLVDS收发器和CAN总线控制器；

所述总线包括一对按照线或模式配置的MLVDS差分线；

所述MLVDS收发器包括接收模块和发送模块，接收模块包括接收使能端、差分接收输入端和接收输出端，接收使能端输入低电平信号，差分接收输入端连接MLVDS差分线，接收输出端连接CAN总线控制器；发送模块包括发送使能端、差分发送输出端和发送输入端，发送输入端输入高电平信号，发送数据从发送使能端接入，差分发送输出端连接MLVDS差分线，发送使能端连接CAN总线控制器；

所述CAN总线控制器采用FPGA实现，CAN总线控制器包括波特率分频器、位时序逻辑单元、反相器、移位寄存器和位数据流处理器；波特率分频器接收外部波特率配置信号和外部时钟信号，对时钟信号进行分频，并将分频后的时钟信号输出至位时序逻辑单元和位数据流处理器；位时序逻辑单元包括分别通过反相器对应连接MLVDS收发器中发送输入端和接收输出端的数据输出端和数据输入端；位数据流处理器通过位时序逻辑单元实现与MLVDS收发器之间的数据收发。

4.基于权利要求1或3所述系统的基于MLVDS接口的快速总线实现方法，其特征是，包括：

设置波特率分频器的分频系数，使得位时序逻辑单元和位数据流处理器的工作频率至少为MLVDS总线传输波特率的5倍。