[发明专利]一种S波段倍频程高性能频率合成器

权利要求书

1.一种S波段倍频程高性能频率合成器，其特征在于：包括功分网络电路(10)、梳状谱发生器电路(20)、时钟产生电路(30)、DDS电路(40)、第一开关滤波放大电路(50)、混频电路(60)、第二开关滤波放大电路(70)以及接口电路(80)，所述功分网络电路(10)的两个输出端分别连接梳状谱发生器电路(20)的输入端、时钟产生电路(30)的输入端，所述梳状谱发生器电路(20)的输出端连接第一开关滤波放大电路(50)的输入端，所述时钟产生电路(30)的两个输出端分别连接DDS电路(40)的输入端、接口电路(80)的输入端，所述第一开关滤波放大电路(50)的输出端、DDS电路(40)的输出端均连接混频电路(60)的输入端，所述混频电路(60)的输出端连接第二开关滤波放大电路(70)的输入端，所述第二开关滤波放大电路(70)的输出端输出频率为2～4GHz的信号；

所述接口电路(80)的输出端分别连接DDS电路(40)的控制端、第一开关滤波放大电路(50)的控制端、第二开关滤波放大电路(70)的控制端；

所述功分网络电路(10)的输入端连接恒温晶振；

所述第一开关滤波放大电路(50)包括第一衰减网络单元(51)、第一十选一开关单元(52)、第一滤波器单元(53)、第二衰减网络单元(54)、第一二选一开关单元(55)、第二十选一开关单元(56)以及第一放大单元(57)，所述第一衰减网络单元(51)的输入端连接梳状谱发生器电路(20)的输出端，第一衰减网络单元(51)的输出端连接第一十选一开关单元(52)的输入端，所述第一十选一开关单元(52)的输出端连接多个第一滤波器单元(53)的输入端，每一个第一滤波器单元(53)的输出端分别连接一个第二衰减网络单元(54)的输入端，每一个所述第二衰减网络单元(54)的输出端分别连接一个第一二选一开关单元(55)的输入端，多个所述第一二选一开关单元(55)的输出端均连接第二十选一开关单元(56)的输入端，所述第二十选一开关单元(56)的输出端连接第一放大单元(57)的输入端，所述第一放大单元(57)的输出端连接混频电路(60)的输入端；

所述第一十选一开关单元(52)的控制端、多个第一二选一开关单元(55)的控制端、第二十选一开关单元(56)的控制端均连接接口电路(80)的输出端；

所述第二开关滤波放大电路(70)包括第三衰减网络单元(71)、第一二十选一开关单元(72)、第二滤波器单元(73)、第四衰减网络单元(74)、第二二选一开关单元(75)、第二二十选一开关单元(76)以及第二放大单元(77)，所述第三衰减网络单元(71)的输入端连接混频电路(60)的输出端，第三衰减网络单元(71)的输出端连接第一二十选一开关单元(72)的输入端，所述第一二十选一开关单元(72)的输出端连接多个第二滤波器单元(73)的输入端，每一个第二滤波器单元(73)的输出端分别连接一个第四衰减网络单元(74)的输入端，每一个所述第四衰减网络单元(74)的输出端分别连接一个第二二选一开关单元(75)的输入端，多个所述第二二选一开关单元(75)的输出端均连接第二二十选一开关单元(76)的输入端，所述第二二十选一开关单元(76)的输出端连接第二放大单元(77)的输入端，所述第二放大单元(77)的输出端输出频率为2～4GHz的信号；

所述第一二十选一开关单元(72)的控制端、多个第二二选一开关单元(75)的控制端、第二二十选一开关单元(76)的控制端均连接接口电路(80)的输出端；

所述梳状谱发生器电路(20)包括第一电阻(R1)，所述第一电阻(R1)的一端连接第二电阻(R2)的一端以及功分网络电路(10)的输出端，所述第二电阻(R2)的另一端连接第三电阻(R3)的一端以及第一滤波器的输入端，所述第一电阻(R1)的另一端、第三电阻(R3)的另一端均接地，所述第一滤波器的输出端连接第一电容(C1)的一端，所述第一电容(C1)的另一端连接第一放大器的输入端，所述第一放大器的输出端分别连接第一电感(L1)的一端、第五电容(C5)的一端，所述第一电感(L1)的另一端分别连接第四电阻(R4)的一端、第四电容(C4)的一端，所述第四电阻(R4)的另一端分别连接第二电容(C2)的一端、第三电容(C3)的一端，所述第二电容(C2)的另一端、第三电容(C3)的另一端、第四电容(C4)的另一端均接地，所述第五电容(C5)的另一端分别连接第五电阻(R5)的一端、第六电阻(R6)的一端，所述第六电阻(R6)的另一端分别连接第二滤波器的输入端以及第七电阻(R7)的一端，所述第五电阻(R5)的另一端、第七电阻(R7)的另一端均接地，所述第二滤波器的输出端连接第六电容(C6)的一端，所述第六电容(C6)的另一端连接第二放大器的输入端，所述第二放大器的输出端分别连接第二电感(L2)的一端、第十电容(C10)的一端，所述第二电感(L2)的另一端分别连接第八电阻(R8)的一端、第九电阻(R9)的一端、第九电容(C9)的一端，所述第八电阻(R8)的另一端连接第七电容(C7)的一端以及电源，所述第九电阻(R9)的另一端连接第八电容(C8)的一端以及电源，所述第七电容(C7)的另一端、第八电容(C8)的另一端、第九电容(C9)的另一端均接地，所述第十电容(C10)的另一端分别连接第十一电容(C11)的一端、第三电感(L3)的一端，所述第三电感(L3)的另一端分别连接第四电感(L4)的一端、第十二电容(C12)的一端，所述第四电感(L4)的另一端分别连接第十电阻(R10)的一端、第十三电容(C13)的一端、第一二极管的负极端，所述第十一电容(C11)的另一端、第十二电容(C12)的另一端、第十电阻(R10)的另一端、第一二极管的正极端均接地，所述第十三电容(C13)的另一端连接第三滤波器的输入端，所述第三滤波器的输出端连接第十四电容(C14)的一端，所述第十四电容(C14)的另一端连接第一开关滤波放大电路(50)的输入端；

所述DDS电路(40)包括第一芯片，所述第一芯片的型号为DS852，所述第一芯片的引脚1、引脚64分别连接第十五电容(C15)的一端、第十六电容(C16)的一端，所述第十五电容(C15)的另一端、第十六电容(C16)的另一端均接地，第一芯片的引脚59连接第十七电容(C17)的一端，第一芯片的引脚60分别连接第十八电容(C18)的一端、第十九电容(C19)的一端，所述第十七电容(C17)的另一端、第十八电容(C18)的另一端、第十九电容(C19)的另一端均接地；第一芯片的引脚58分别连接第十一电阻(R11)的一端、第十二电阻(R12)的一端以及第二十电容(C20)的一端，所述第十二电阻(R12)的另一端连接电源，所述第十一电阻(R11)的另一端、第二十电容(C20)的另一端均接地，第一芯片的引脚46、引脚48均连接第一变压器的输入端，所述第一变压器的输出端连接混频电路(60)的输入端，第一芯片的引脚38、引脚40分别连接第二十一电容(C21)的一端、第二十二电容(C22)的一端，所述第二十一电容(C21)的另一端连接第十三电阻(R13)的一端以及第二变压器的一端，所述第二十二电容(C22)的另一端连接第十三电阻(R13)的另一端以及第二变压器的另一端；第一芯片的引脚33分别连接第二十三电容(C23)的一端、第二十四电容(C24)的一端、第二十五电容(C25)的一端，所述第二十三电容(C23)的另一端、第二十四电容(C24)的另一端、第二十五电容(C25)的另一端均接地。