[发明专利]LVDS驱动器电路

权利要求书

1.一种LVDS驱动器电路，其特征在于：包括第一LVDS电路单元、第二LVDS电路单元、第一信号输入端、第二信号输入端、第一信号输出端及第二信号输出端，所述第一LVDS电路单元通过所述第一信号输入端和所述第二信号输入端实现信号输入，并由所述第二信号输出端实现信号输出；所述第二LVDS电路单元通过所述第一信号输入端和所述第二信号输入端实现信号输入，并由所述第一信号输出端实现信号输出；所述第一LVDS电路单元与所述第二LVDS电路单元反相并联连接形成H桥型结构且呈逻辑反相对称结构；

所述第一LVDS电路单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一电阻、第二电阻、第三电阻、第一逻辑控制信号模块和第二逻辑控制信号模块，所述第一逻辑控制信号模块和第二逻辑控制信号模块的逻辑控制信号相反；

所述第一晶体管的栅极连接至所述第一信号输入端，所述第一晶体管的源极通过一个所述第三电阻连接至所述第二信号输出端，所述第一晶体管的漏极连接至电源电压；

所述第二晶体管的栅极连接至所述第二信号输入端，所述第二晶体管的源极连接至接地源，所述第二晶体管的漏极通过一个所述第三电阻连接至所述第二信号输出端；

所述第三晶体管的栅极连接至所述第一逻辑控制信号模块的一端，所述第一逻辑控制信号模块的另一端与所述第一信号输入端或所述第二信号输入端连接，所述第三晶体管的源极通过一个所述第二电阻连接至所述第二信号输出端，所述第三晶体管的漏极连接至电源电压；

所述第四晶体管的栅极连接至所述第二逻辑控制信号模块的一端，所述第二逻辑控制信号模块的另一端与所述第一信号输入端或所述第二信号输入端连接，所述第四晶体管的源极连接至接地源，所述第四晶体管的漏极通过一个所述第二电阻连接至所述第二信号输出端；

所述第五晶体管的栅极连接至所述第二信号输入端，所述第五晶体管的源极通过一个所述第一电阻连接至所述第二信号输出端，所述第五晶体管的漏极连接至电源电压；

所述第六晶体管的栅极连接至所述第一信号输入端，所述第六晶体管的源极连接至接地源，所述第六晶体管的漏极通过一个所述第一电阻连接至所述第二信号输出端。

2.根据权利要求1所述的LVDS驱动器电路，其特征在于：所述第二LVDS电路单元包括第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管及第十二晶体管；

所述第七晶体管的栅极连接至所述第二信号输入端，所述第七晶体管的源极通过一个所述第三电阻连接至所述第一信号输出端，所述第七晶体管的漏极连接至电源电压；

所述第八晶体管的栅极连接至所述第一信号输入端，所述第八晶体管的源极连接至接地源，所述第八晶体管的漏极通过一个所述第三电阻连接至所述第一信号输出端；

所述第九晶体管的栅极连接至所述第二逻辑控制信号模块的一端，所述第二逻辑控制信号模块的另一端与所述第一信号输入端或所述第二信号输入端连接，所述第九晶体管的源极通过一个所述第二电阻连接至所述第一信号输出端，所述第九晶体管的漏极连接至电源电压；

所述第十晶体管的栅极连接至所述第一逻辑控制信号模块的一端，所述第一逻辑控制信号模块的另一端与所述第一信号输入端或所述第二信号输入端连接，所述第十晶体管的源极连接至接地源，所述第十晶体管的漏极通过一个所述第二电阻连接至所述第一信号输出端；

所述第十一晶体管的栅极连接至所述第一信号输入端，所述第十一晶体管的源极通过一个所述第一电阻连接至所述第一信号输出端，所述第十一晶体管的漏极连接至电源电压；

所述第十二晶体管的栅极连接至所述第二信号输入端，所述第十二晶体管的源极连接至接地源，所述第十二晶体管的漏极通过一个所述第一电阻连接至所述第一信号输出端。

3.根据权利要求2所述的LVDS驱动器电路，其特征在于：所述第三电阻的阻值为所述第二电阻阻值的16倍，所述第三电阻的阻值为所述第一电阻阻值的15倍。

4.根据权利要求2所述的LVDS驱动器电路，其特征在于：所述LVDS驱动器电路由LDO提供电源电压。