[发明专利]一种SOC芯片调试的实现方法及系统

说明书

技术领域

本发明涉及芯片调试技术领域，特别是涉及一种SOC芯片调试的实现方法及系统。

背景技术

SoC(System on Chip，片上系统)芯片是指在单一的芯片上集成了必要的全部或部分电子电路的电子器件，通常SoC芯片中可以集成CPU(Central Processing Unit，中央处理器)，以及各种存储器。其中调试接口广泛应用于SoC芯片中，常见的调试接口有JTAG(Joint Test Action Group，联合测试行为组织)接口和UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)接口。

传统的SOC芯片进行调试时，选择调试工具与SOC芯片上的调试管脚相连接，然后进行调试。SOC芯片上的调试管脚与中央处理器电连接，调试工具通过调试管脚与中央处理器建立通信，完成相应的调试。传统的SOC芯片为了方便芯片调试，会预留专用的调试管脚，但是当SOC芯片不进行调试时，调试管脚则处于空闲状态，造成了管脚的浪费。

为了解决管脚浪费的额问题，现有的解决办法之一是通过软件的方式控制SOC芯片内部的中央处理器控制SOC芯片的上管脚实现复用，即同一管脚可以进行调试也可以实现专用的功能。但是如果软件运行出现错误，则中央处理器无法控制管脚功能的切换，则无法进行正常的调试工作。

发明内容

本发明实施例中提供了一种SOC芯片调试的实现方法及系统，以解决现有技术中SOC芯片调试时管脚复用出错的问题。

为了解决上述技术问题，本发明实施例公开了如下技术方案：

一种SOC芯片调试的实现方法，所述方法包括：

在SOC芯片内预设第一数据序列；

将所述第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配；

当所述第一数据序列和所述第二数据序列匹配一致，产生调试接口使能信号；

控制所述SOC芯片的中央处理器与所述SOC芯片的功能管脚连通。

优选地，所述在SOC芯片内预设第一数据序列，包括：

所述SOC芯片的中央处理器产生一段随机电平信号，将所述随机电平信号设置为第一数据序列。

优选地，所述第二数据序列为一段电平信号，所述将第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配，包括：

解析出所述第一数据序列和所述第二数据序列的电平信号波形；

将所述第一数据序列和所述第二数据序列的电平信号波形进行匹配。

优选地，所述当所述第一数据序列和所述第二数据序列匹配一致，产生调试接口使能信号包括：

判断所述第一数据序列和所述第二数据序列的电平信号波形是否一致；

当所述第一数据序列和所述第二数据序列的电平信号波形一致时，SOC内部产生可以使功能管脚转换为调试管脚的调试接口使能信号。

优选地，则控制SOC芯片的中央处理器与所述SOC的功能管脚连通，包括：

切断所述功能管脚与SOC芯片中功能模块的通信；

建立所述中央处理器与所述SOC功能管脚的通信。

一种SOC芯片调试的实现系统，所述系统包括：

预设模块，用于在SOC芯片内预设第一数据序列；

匹配模块，用于将所述第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配；

处理模块，用于当所述第一数据序列和所述第二数据序列匹配一致，产生调试接口使能信号；

通信模块，用于控制所述SOC芯片的中央处理器与所述SOC的功能管脚连通。

优选地，所述预设模块包括：

第一信号发生单元，用于产生一段随机电平信号，将所述随机电平信号设置为第一数据序列。

优选地，匹配模块包括：

解析单元，用于解析出所述第一数据序列和所述第二数据序列的电平信号波形；

匹配单元，用于将所述第一数据序列和所述第二数据序列的电平信号波形进行匹配。

优选地，所述处理模块包括：

判决单元，用于判断所述第一数据序列和所述第二数据序列的电平信号波形是否一致；

第二信号发生单元，用于当所述第一数据序列和所述第二数据序列的电平信号波形一致时，SOC内部产生可以使功能管脚转换为调试管脚的调试接口使能信号。

优选地，所述通信模块包括：

第一通信转换单元，用于切断所述功能管脚与SOC芯片中功能模块的通信；