[发明专利]一种半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制造方法，包括：提供半导体衬底，所述半导体衬底包括第一器件区和第二器件区，所述第一器件区和所述第二器件区的半导体衬底上形成有栅极结构；执行第一掺杂类型的掺杂离子注入，以在所述第一器件区中形成轻掺杂源漏区，同时在所述第二器件区的栅氧化层中形成离子注入区，所述第二器件区中栅氧化层的厚度大于所述第一器件区中轻掺杂源漏区的深度；执行第二掺杂类型的掺杂离子注入，以在所述第一器件区中形成袋状注入区，同时在所述第二器件区栅氧化层下方的半导体衬底中形成轻掺杂源漏区。与现有工艺相比，本发明提出的半导体器件的制造方法，节约一次掩膜工艺。

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法。

背景技术

随着半导体器件集成度的不断提高，特征尺寸逐渐减小，MOS晶体管的沟道的长度也逐渐减小，栅介质层的厚度也在不断降低，由于栅极电压不会持续降低(目前至少为1V)，使得所述栅氧化层受到的电场强度变大，与时间相关的介质击穿(time dependentdielectric breakdown，TDDB)也更容易发生，且容易形成热载流子注入效应(Hot CarrierInjection，HCI)。现有技术中，轻掺杂源漏(LDD)工艺已经成为亚微米、超深亚微米MOS器件能够有效地抑止热载流子效应的标准工艺之一。而在形成LDD源/漏区后，有时还会对所述LDD源/漏区靠近沟道区的两侧再进行袋状注入区(Pocket)注入，所述袋状注入区注入的杂质离子的类型与LDD注入的杂质离子的类型相反，使得所述LDD源/漏区靠近沟道区的两侧的耗尽区变窄，能缓解短沟道效应。

半导体器件中通常均会包括多个晶体管，通过互连结构将这些晶体管连接起来实现一定功能。这些晶体管一般包括低压NMOS晶体管，低压PMOS晶体管，高压NMOS晶体管和高压PMOS晶体管等。形成不同的MOS晶体管的轻掺杂源漏区时，需要用到不同的掩膜，工艺复杂。例如，90nm MCU产品包括1.2V/3.3V/5V MOS器件，形成这些器件的轻掺杂源漏区时共需要7种不同的掩膜，不但工艺复杂，增加了产品的成本及制造周期，还降低了产品的良率。

发明内容

针对现有技术的不足，本发明提供一种半导体器件，包括：

提供半导体衬底，所述半导体衬底包括第一器件区和第二器件区，在所述第一器件区和所述第二器件区的半导体衬底上形成有栅极结构；

对所述第一器件区和所述第二器件区的栅极结构两侧的半导体衬底执行第一掺杂类型的掺杂离子注入，以在所述第一器件区中形成轻掺杂源漏区，同时在所述第二器件区的栅氧化层中形成离子注入区，所述第二器件区中栅氧化层的厚度大于所述第一器件区中轻掺杂源漏区的深度；

对所述第一器件区和所述第二器件区的栅极结构两侧的半导体衬底执行第二掺杂类型的掺杂离子注入，以在所述第一器件区中形成袋状注入区，同时在所述第二器件区栅氧化层下方的半导体衬底中形成轻掺杂源漏区。

示例性地，所述第一掺杂类型为P型，所述第二掺杂类型为N型。

示例性地，所述第一器件区所形成的半导体器件为PMOS器件，所述第二器件区所形成的半导体器件为NMOS器件。

示例性地，所述NMOS器件的阈值电压高于所述PMOS器件的阈值电压。

示例性地，所述第一掺杂类型为N型，所述第二掺杂类型为P型。

示例性地，所述第一器件区所形成的半导体器件为NMOS器件，所述第二器件区所形成的半导体器件为PMOS器件。

示例性地，所述PMOS器件的阈值电压高于所述NMOS器件的阈值电压。

示例性地，所述第一掺杂类型的掺杂离子注入和所述第二掺杂类型的掺杂离子注入使用同一掩模。

本发明还提供一种半导体器件，所述半导体器件采用上述任一项所述的方法制成。