[发明专利]半导体结构及其制造方法

说明书

一种用于制造半导体结构的方法包括在衬底上形成多个伪半导体鳍。伪半导体鳍彼此邻近并且分组为多个鳍组。每次一组地凹进鳍组的伪半导体鳍。本发明实施例涉及半导体结构及其制造方法。

技术领域

本发明实施例涉及半导体结构及其制造方法。

背景技术

半导体集成电路(IC)产业已经经历了指数级增长。在IC材料和设计上的技术进步已经产生了一代又一代IC，其中每一代都具有比上一代更小，更复杂的电路。在IC演化过程中，功能密度(即，单位芯片面积上互连器件的数量)已经增加，而几何尺寸(即，使用制造工艺可以创建的最小组件(或线))已经下降。这种按比例缩放的工艺提供了不断提高的生产效率和不断降低的相关成本。

这样的按比例缩放也增加了处理和制造IC的复杂性并且提供了在IC处理和制造上类似的发展。例如，已经引入诸如鳍式场效应晶体管(FinFET)的三维晶体管以替代平面晶体管。鳍晶体管具有与顶面和相对的侧壁相关的沟道(简称鳍沟道)。鳍沟道具有被顶面和相对侧壁限定的总沟道宽度。

发明内容

根据本发明的一个实施例，提供了一种用于制造半导体结构的方法，包括：在衬底上形成多个伪半导体鳍，其中，所述伪半导体鳍彼此邻近并且分组成多个鳍组；以及每次一组地凹进所述鳍组的所述伪半导体鳍。

根据本发明的另一实施例，还提供了一种用于制造半导体结构的方法，包括：在衬底上形成第一鳍组和第二鳍组，其中，所述第一鳍组设置为邻近所述第二鳍组，所述第一鳍组包括至少两个邻近的第一伪半导体鳍，以及所述第二鳍组包括至少两个邻近的第二伪半导体鳍；以及凹进所述第一鳍组的所述第一伪半导体鳍；以及凹进所述第二鳍组的所述第二伪半导体鳍，其中，分开地实施凹进所述第一鳍组的所述第一伪半导体鳍和凹进所述第二鳍组的所述第二伪半导体鳍。

根据本发明的又一实施例，还提供了一种半导体结构，包括：衬底；至少一个有源结构，设置在所述衬底上；以及多个伪半导体鳍，设置在所述衬底上并且邻近所述有源结构，其中，所述伪半导体鳍比所述有源结构更短，并且所述伪半导体鳍具有小于5nm的高度变化。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1A至图1H是根据本发明的一些实施例的制造半导体器件的方法在各个阶段的截面图。

图2A至图2E是根据本发明的一些实施例的制造半导体器件的方法在各个阶段的截面图。

图3A至图3E是根据本发明的一些实施例的制造半导体器件的方法在各个阶段的截面图。

图4A至图4E是根据本发明的一些实施例的制造半导体器件的方法在各个阶段的截面图。

图5A至图5D是根据本发明的一些实施例的制造半导体器件的方法在各个阶段的截面图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。