[发明专利]混合逐次逼近型寄存器模数转换器及执行模数转换的方法

权利要求书

1.一种混合逐次逼近型寄存器(SAR)模数转换器(ADC)，包括：

基于电压的信号处理元件，配置为将模拟输入信号转换为具有多个最高有效比特位的第一数字信号并且基于所述第一数字信号生成残余电压；

残余补偿电路，配置为提供残余补偿电压至所述残余电压；

电压-时间转换元件，配置为将所述残余电压和所述残余补偿电压的总和转换为时域表示；以及

基于时间的信号处理元件，配置为将所述时域表示转换为包括多个最低有效比特位的第二数字信号，

其中，所述基于时间的信号处理元件包括：

脉冲生成器，配置为接收所述时域表示并且生成脉冲停止信号和脉冲开始信号，其中，所述脉冲停止信号和所述脉冲开始信号的偏移量基于所述时域表示；和

时间-数字转换器，配置为接收所述脉冲停止信号和所述脉冲开始信号并且生成所述第二数字信号。

2.根据权利要求1所述的混合逐次逼近型寄存器模数转换器，还包括：

数字输出信号生成元件，配置为从所述第一数字信号和所述第二数字信号生成数字输出信号，其中，所述数字输出信号具有与所述模拟输入信号对应的值。

3.根据权利要求1所述的逐次逼近型寄存器模数转换器，其中，所述基于电压的信号处理元件包括：

比较器，配置为生成具有从所述残余电压与接地电势的比较确定的值的比较信号；

SAR逻辑单元，配置为基于所述比较信号生成所述第一数字信号；以及

电容式数模转换器(CDAC)，配置为接收所述第一数字信号，并且基于所述第一数字信号的值来输出DAC电压。

4.根据权利要求3所述的混合逐次逼近型寄存器模数转换器，其中，所述基于电压的信号处理元件包括：

跟踪保持电路，配置为接收所述模拟输入信号并且输出输入电压，所述输入电压包括时间点处的所述模拟输入信号的值；以及

算术单元，配置为通过采用所述输入电压与所述DAC电压的差值来生成所述残余电压。

5.根据权利要求4所述的混合逐次逼近型寄存器模数转换器，还包括：

放电电流源，耦合至所述算术单元的输出端并且配置为选择性地生成使位于所述电容式数模转换器内的多个电容器放电的放电电流。

6.根据权利要求5所述的混合逐次逼近型寄存器模数转换器，其中，

所述残余补偿电路耦合至所述算术单元的所述输出端并且配置为使所述残余电压在一个方向上放电而不考虑所述残余电压为正还是为负。

7.根据权利要求6所述的混合逐次逼近型寄存器模数转换器，其中，所述残余补偿电路包括耦合至所述放电电流源的电容元件。

8.根据权利要求5所述的混合逐次逼近型寄存器模数转换器，其中，所述电压-时间转换元件包括：

放大器，配置为放大所述残余电压以生成放大的残余电压；以及

零点交叉检测器，配置为接收所述放大的残余电压并且从所述放大的残余电压生成所述时域表示。

9.根据权利要求8所述的混合逐次逼近型寄存器模数转换器，其中，所述放大器包括开环放大器。

10.根据权利要求8所述的混合逐次逼近型寄存器模数转换器，还包括：

开关元件，耦合在所述放电电流源与所述放大器之间。

11.根据权利要求1所述的混合逐次逼近型寄存器模数转换器，其中，所述时域表示是线性的。