[发明专利]无线通信装置在审
申请号: | 201611068701.4 | 申请日: | 2016-11-29 |
公开(公告)号: | CN107017910A | 公开(公告)日: | 2017-08-04 |
发明(设计)人: | 杜立群;杨家豪;陈宗煌 | 申请(专利权)人: | 联发科技股份有限公司 |
主分类号: | H04B1/40 | 分类号: | H04B1/40;H04B1/713;H04B1/715;H04W24/08;G11C29/56;G11C16/34 |
代理公司: | 北京万慧达知识产权代理有限公司11111 | 代理人: | 白华胜,王蕊 |
地址: | 中国台湾新竹市*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 无线通信 装置 | ||
技术领域
本发明有关于无线通信装置,更具体地,有关于具有将集成处理电路和存储器嵌入同一封装件(package)的无线通信装置、,有关于具有将射频单元和存储器嵌入同一半导体装置的无线通信装置,以及有关于具有将射频单元和存储器嵌入同一半导体模块的无线通信装置。
背景技术
在无线通信模块中,存储器封装件总是安装在基频处理封装件的外部,其中,该基频处理封装件用于处理无线通信模块的基频操作。然而,此设置中需要大量封装引脚来用于存储器封装件与基频处理封装件之间的信号传输。此外,应当还需要若干PCB导电路径(conducting path)用于存储器封装件的封装引脚与基频处理封装件之间的信号传输。存储器封装件与基频处理封装件之间安装的接口可能占用无线通信模块上的大量面积,因此会导致现代无线通信系统设计的困难。此外,PCB导电路径还可能引起信号质量较低和操作速度受限。因此,如何降低无线通信模块的引脚数量从而减少使用PCB导电路径因此降低成本是无线通信系统领域的重要问题。
发明内容
有鉴于此,本发明提供一种无线通信装置。
本发明提供一种无线通信装置,包括集成处理电路和第一存储器;其中,集成处理电路包括处理单元以及射频单元;处理单元用于处理无线通信信号;射频单元用于执行射频信号与基频信号之间的转换,其中,该无线通信信号为射频信号与基频信号的至少其中之一;以及第一存储器耦接于集成处理电路,第一存储器用于存储处理单元使用的数据;以及测试电路,耦接于该第一存储器,该测试电路用于测试该第一存储器以确定该第一存储器是否为有效存储器;其中,该射频单元与该第一存储器放置在单一模块中。
本发明另提供一种无线通信装置,包括集成处理电路、射频单元以及第一存储器;其中,集成处理电路包括处理单元;处理单元用于处理无线通信信号;射频单元用于执行射频信号与基频信号之间的转换;以及第一存储器,耦接于集成处理电路,第一存储器用于存储处理单元使用的数据;以及测试电路,耦接于该第一存储器,该测试电路用于测试该第一存储器以确定该第一存储器是否为有效存储器;其中,该无线通信信号为该射频信号与该基频信号的至少其中之一,且该射频单元以及该第一存储器位于单个模块内。
本发明又提供一种无线通信装置,包括:集成处理电路,包括处理单元以及射频单元;其中,该处理单元用于处理无线通信信号;以及该射频单元用于执行射频信号与基频信号之间的转换,其中,该无线通信信号为该射频信号与该基频信号的至少其中之一;第一存储器,耦接于该集成处理电路,该第一存储器用于存储该处理单元使用的数据;以及测试电路,耦接于该第一存储器,该测试电路用于测试该第一存储器以确定该第一存储器是否为有效存储器;其中,该射频单元放置在第一封装件内,该第一存储器放置在第二封装件内,且该第一封装件和该第二封装件封装在单一装置内。
本发明还提供一种无线通信装置,包括:集成处理电路,包括处理单元;该处理单元用于处理无线通信信号;射频单元,用于执行射频信号与基频信号之间的转换;以及第一存储器,耦接于该集成处理电路,该第一存储器用于存储该处理单元使用的数据;以及测试电路,耦接于该第一存储器,该测试电路用于测试该第一存储器以确定该第一存储器是否为有效存储器;其中,该无线通信信号为该射频信号与该基频信号的至少其中之一,该射频单元放置在第一封装件内,该第一存储器放置在第二封装件内,且该第一封装件和该第二封装件封装在单一装置内。
本发明提供的无线通信装置可减小无线通信装置的尺寸及引脚数目。
附图说明
图1为根据本发明第一实施例的无线通信装置的方块示意图。
图2为根据本发明第二实施例的无线通信装置的方块示意图。
图3为根据本发明一个实施例的半导体装置的示意图。
图4为根据本发明一个实施例图1中所示集成处理电路和第一存储器的第一变形集成设计的示意图。
图5为根据本发明一个实施例图1中所示集成处理电路和第一存储器的第二变形集成设计的示意图。
图6为根据本发明一个实施例的半导体模块的示意图。
图7为根据本发明一个实施例图1中所示集成处理电路和第一存储器的第三变形集成设计的示意图。
图8为根据本发明一个实施例图1中所示集成处理电路和第一存储器的第四变形集成设计的示意图。
图9为说明如何确定安装在封装件内的存储器是否为有效存储器的流程图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司,未经联发科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611068701.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:智能化小区安防系统
- 下一篇:一种无人机作物农情图像采集与分析系统