[发明专利]一种256×256元MOS薄膜电阻阵驱动装置及驱动工作方法

说明书

技术领域

本发明属于热成像技术领域，具体涉及一种256×256元MOS薄膜电阻阵驱动装置及驱动工作方法。

背景技术

薄膜电阻阵是一种可以产生热图像的高精度、大规模集成的专用电子器件。它一般与光学系统、电子驱动系统、图像计算机生成系统和机械系统等一同构成一种红外场景产生系统。该系统是硬件在回路仿真系统的一个重要组成子系统，主要应用于红外成像系统的测试和仿真中，如导弹位标器、红外成像告警器和红外成像观测器等。目前，国外对该器件的设计、生产和使用进行了深入地研究，如美国的Honeywell和SBIR公司均有相关产品见诸于公开报道。美国军方已经成功的建设了数个以薄膜电阻阵为核心部件的红外场景产生系统，并投入到多种类型的红外成像制导武器系统的测试、仿真和评估。

薄膜电阻阵用途的特殊性，使得国外对我国在该领域内的主要技术进行封锁，如芯片制备技术、驱动技术等。目前我国已经开发出第二代的薄膜电阻阵芯片制备技术，并且基于该自主的专有技术生产出了薄膜电阻阵芯片。由于薄膜电阻阵的逻辑驱动与电气接口不同于普通的CRT或液晶的驱动显示接口，因此为了使得薄膜电阻阵芯片正常工作、显示热图像，必须要有一套专用装置对其驱动。现有的128*128元电阻阵驱动装置分辨率较低，不能适用于256*256元MOS薄膜电阻。因此，本发明提出一种用于驱动256×256元MOS薄膜电阻阵工作的专用装置。

发明内容

本发明所要解决的技术问题在于针对上述现有技术的不足，提供一种方便安装使用、实时性、可靠性和准确性高及能用于多种试验的256×256元MOS薄膜电阻阵驱动装置。

为解决上述技术问题，本发明采用的技术方案是，一种256×256元MOS薄膜电阻阵驱动装置，包括依次信号连接的图像数据处理及发送板、图像数据接收及驱动逻辑板和多路高速同步D/A阵列板，图像数据处理及发送板与图像数据接收及驱动逻辑板和多路高速同步D/A阵列板分开放置，图像数据处理及发送板用于与图像计算机总线或者接口相连接；多路高速同步D/A阵列板和图像数据接收及驱动逻辑板均还用于与薄膜电阻阵相连接。

该图像数据处理及发送板用于接收图像计算机发送的待驱动的辐射亮度图像数据并缓冲，将缓冲后的图像数据进行非均匀和非线性校正，然后将校正后的图像数据的进行驱动格式转换，并传输驱动格式转换后的图像数据。

该图像数据接收及驱动逻辑板用于接收图像数据处理及发送板发送的图像数据并缓冲，产生控制D/A阵列所需的驱动逻辑信号，并将该驱动逻辑信号与图像数据同步传输给多路高速同步D/A阵列板；还用于：根据薄膜电阻阵的驱动逻辑时序要求，产生驱动薄膜电阻阵所需的时序逻辑信号。

该多路高速同步D/A阵列板用于接收图像数据接收及驱动逻辑板发送的驱动逻辑信号和图像数据，驱动多路D/A阵列同步工作，将图像数据转换为驱动薄膜电阻阵显示的电压信号，并传输至薄膜电阻阵。

进一步地，该图像数据处理及发送板包括依次相连接的第一存储器、非均匀性和非线性校正电路、格式转换电路和高速通信发送接口；第一存储器用于与计算机总线或者接口相连接，进行数据缓冲。

进一步地，该图像数据处理及发送板设置于图像计算机内或者与图像计算机并列放置，图像数据接收及驱动逻辑板和多路高速同步D/A阵列板并列放置于同一空间内。

进一步地，该非均匀性和非线性校正电路包括依次相连接的第一FPGA芯片、两个双端口RAM和第二FPGA芯片，两个双端口RAM并列设置，且分别独立与第一FPGA芯片和第二FPGA芯片相连接；第一FPGA芯片用于完成图像的非均匀性和非线性校正，并将校正后的数据交替写入两个双端口RAM中，第二FPGA芯片从两个双端口RAM中交替读取数据，并进行格式转换，然后将转换后的数据通过光纤高速通信接口发送给图像数据接收及驱动逻辑板。

进一步地，该图像数据接收及驱动逻辑板包括依次相连接的高速通信接收接口、第二存储器、逻辑产生及D/A控制逻辑电路和逻辑电平转换电路；逻辑产生及D/A控制逻辑电路的通道不少于32路；逻辑产生及D/A控制逻辑电路用于产生D/A阵列控制信号；逻辑电平转换电路用于产生薄膜电阻阵逻辑驱动控制信号；高速通信接收接口与高速通信发送接口相连接。

进一步地，该逻辑产生及D/A控制逻辑电路包括设置于图像数据接收及驱动逻辑板上的第三FPGA芯片，第三FPGA芯片用于从第二存储器中提取图像数据，产生D/A阵列控制信号，并将该控制信号与图像数据同步送给D/A阵列，同时产生薄膜电阻阵的逻辑驱动控制信号。