[发明专利]存储器装置

说明书

技术领域

本发明实施例一般来说涉及静态随机存取存储器(SRAM)。

背景技术

SRAM是通常用于需要高速数据存取的计算应用中的一种类型的半导体存储器。举例来说，高速缓冲存储器应用使用SRAM来存储频繁存取的数据(例如，由中央处理单元存取的数据)。

SRAM的单元结构及架构实现高速数据存取。SRAM单元包含双稳态触发器结构及将电压从位线传递到触发器结构的晶体管。典型SRAM架构包含一或多个存储器单元阵列及支持电路。每一SRAM阵列的存储器单元布置成若干行及若干列。对行中的存储器单元的存取由“字线”控制。数据在“位线”上传送到存储器单元中(写入操作)及从存储器单元传送出来(读取操作)。针对每一列存储器单元存在至少一个位线。支持电路包含地址及驱动器电路以经由字线及位线存取SRAM单元中的每一者以进行各种SRAM操作。

发明内容

本发明的一实施例为提供一种存储器装置，其包括：

存储器阵列，其包括耦合到存储器单元的多个位线；及

保持器电路，其包括：

多个开关，其分别耦合到所述多个位线；及

电流镜电路，其经配置以将偏置电流镜射到分别耦合到所述多个开关的多个电流镜晶体管

附图说明

当借助附图阅读时，从以下详细描述最佳地理解本发明实施例的各方面。应注意，根据工业中的标准实践，各种构件未按比例绘制。实际上，为论述清晰起见，可任意地增加或减小各种构件的尺寸。

图1描绘根据本发明的实施例的具有保持器电路的存储器装置。

图2描绘根据本发明的实施例的具有保持器电路的SRAM装置。

图3描绘根据本发明的实施例的具有保持器电路的多端口SRAM装置。

图4描绘根据本发明的实施例的用于维持存储器位线上的电压电位的方法。

具体实施方式

以下揭示内容提供用于实施所提供标的物的不同构件的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本发明实施例。这些仅为实例且不打算具有限制性。另外，本发明实施例在各种实例中重复参考编号及/或字母。此重复是出于简化及清晰目的，且除非另外指示，否则其自身并不指出所论述的各种实施例及/或配置之间的关系。

以下揭示内容描述SRAM的各方面。为了易于解释，揭示特定SRAM电路元件及控制逻辑以促进不同实施例的描述。所属领域的技术人员将理解，SRAM还包含其它电路元件及控制逻辑。这些其它电路元件及控制逻辑在本发明实施例的精神及范围内。

图1描绘根据本发明的实施例的具有保持器电路的存储器装置。存储器装置100包含存储器阵列110及保持器电路120。出于解释目的，存储器阵列110由存储器单元112₀到112_N表示。存储器单元112₀到112_N分别连接到位线114₀到114_N。在图1中，出于简化及解释目的，针对存储器阵列110仅展示存储器单元的一行。而且，存储器阵列110具有‘N’列。所属领域的技术人员将认识到，存储器阵列110中的存储器单元112₀到112_N布置成若干行及若干列，且存储器阵列110可具有多于一个行及多于或少于‘N’列。

保持器电路120维持位线114₀到114_N上的预充电电压(例如，逻辑高电压处或附近的电压)。特定来说，如果位线114₀到114_N应该充电到逻辑高电压，那么保持器电路120经设计以帮助使所述位线“保持”充电到逻辑高电压处或附近(例如，1.2V、1.8V、2.4V、3.3V或5V的电力供应电压处或附近)的电压。保持器电路120足够强以抵抗原本将致使位线错误地放电的泄漏及噪声。相反地，如果位线114₀到114_N被设定为逻辑低电压处或附近(例如，接地或0V处或附近)的电压，那么保持器电路120经设计为足够弱以允许在位线114₀到114_N应该放电到逻辑低电压时，所述位线放电。保持器电路120耦合到存储器阵列110中的多个位线。在一实施例中，保持器电路120可耦合到2、4、8、16、32或更多个位线。而且，在一实施例中，保持器电路120可耦合到1、3、5、7、9或更多个位线。