[发明专利]阵列基板、显示面板及显示装置

说明书

本申请公开了一种阵列基板、显示面板以及显示装置，其中，阵列基板包括：扫描线和数据线，扫描线与数据线绝缘交叉限定多个像素单元，像素单元包括n个串联的薄膜晶体管和像素电极，其中，n为正整数，且n≧2；n个串联的薄膜晶体管中的第1个薄膜晶体管的漏极与所述像素电极连接，第n个薄膜晶体管的源极连接至一所述数据线，用于接收数据电压信号；所述n个串联的薄膜晶体管中的每个薄膜晶体管的栅极接收一扫描电压信号，其中，第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。本发明实施例降低了显示面板的漏电流，提升了显示品质。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术

现有技术中的像素电路如图1所示，图1为现有技术中一个薄膜晶体管控制像素显示的像素电路；所述像素电路包括存储电容Cst、显示电容Clc、薄膜晶体管T1和扫描线G以及数据线SD，其中存储电容Cst、显示电容Clc并联，其一公共端连接公共电压信号源Vcom，另一公共端连接薄膜晶体管T1的漏极；薄膜晶体管T1的第二端与数据线SD连接；薄膜晶体管T1的栅极与扫描线G连接，薄膜晶体管T1用于控制显示器的显示。

在显示器的显示保持期间，存储电容Cst进行放电保持显示。但由于薄膜晶体管存在较大漏电流(即图1中的AC节点之间存在漏电流)，而影响显示器的显示品质，尤其对于低频显示时，显示保持期间较长，漏电流的影响更为明显。

发明内容

有鉴于此，本发明提供一种阵列基板、显示面板及显示装置，以解决现有技术中像素电路中的漏电流较大，对显示品质影响较大的问题。

为实现上述目的，本发明提供如下技术方案：

一种阵列基板，包括：

扫描线和数据线，所述扫描线与所述数据线绝缘交叉限定多个像素单元，所述像素单元包括n个串联的薄膜晶体管和像素电极，其中，n为正整数，且n≧2；

所述n个串联的薄膜晶体管中的第1个薄膜晶体管的漏极与所述像素电极连接，第n个薄膜晶体管的源极连接至一所述数据线，用于接收数据电压信号；

所述n个串联的薄膜晶体管中的每个薄膜晶体管的栅极接收一扫描电压信号，其中，第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。

本发明还提供了一种显示面板，所述显示面板包括上面所述的阵列基板。

另外，本发明还提供了一种显示装置，所述显示装置包括上面所述的显示面板。

经由上述的技术方案可知，本发明提供的阵列基板的像素单元中包括n个串联的薄膜晶体管和像素电极，所述n个串联的薄膜晶体管中的每个薄膜晶体管的栅极接收一扫描电压信号，其中，第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。即通过设置第i个薄膜晶体管的栅极所接收的扫描电压信号小于第j个薄膜晶体管的栅极所接收的扫描电压信号，使得n个串联的薄膜晶体管的关态电压不相同，且第i个薄膜晶体管的关态电压小于原来薄膜晶体管的关态电压，从而降低了通过第i个薄膜晶体管的漏电流，进而降低了n个串联的薄膜晶体管的漏电流，进而减小了漏电流对显示的影响，提高了显示品质。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中一个薄膜晶体管控制像素显示的像素电路；