[发明专利]低功耗电路及其控制方法

权利要求书

1.一种低功耗电路，其特征在于，包括：

第一寄存器，所述第一寄存器的输入端输入低功耗模式信号，用于当所述低功耗模式信号为高电平信号时，所述第一寄存器的反向输出端输出低电平信号；

时钟门控器，所述时钟门控器的控制端与所述第一寄存器的反向输出端连接，所述时钟门控器的输入端输入时钟信号，所述时钟门控器的输出端分别与负载和所述第一寄存器的时钟控制端连接，用于输出低电平信号至负载，以使所述负载处于静止状态；

其中，所述低功耗电路还包括：

唤醒控制电路，所述唤醒控制电路的多个输入端分别输入多个唤醒信号，用于当任意一个唤醒信号为高电平信号或者高脉冲信号时，输出低电平信号；

复位电路，所述复位电路的第一输入端与所述唤醒控制电路的输出端连接，所述复位电路的第二输入端输入所述时钟信号，用于将所述任意一个唤醒信号转换为预设宽度的低电平信号；

同步电路，所述同步电路的第一输入端与所述复位电路的输出端连接，所述同步电路的第二输入端输入所述时钟信号，用于将所述预设宽度的低电平信号同步为与所述时钟信号同步的低电平信号；

所述第一寄存器，所述第一寄存器的状态控制端与所述同步电路的输出端连接，还用于所述第一寄存器的反向输出端输出高电平信号；

所述时钟门控器还用于输出所述时钟信号至负载，以使所述负载正常工作。

2.根据权利要求1所述的低功耗电路，其特征在于，所述同步电路包括：

第二寄存器，所述第二寄存器的输入端与所述同步电路的第一输入端连接，所述第二寄存器的时钟控制端与所述同步电路的第二输入端连接；

第三寄存器，所述第三寄存器的输入端与所述第二寄存器的正向输出端连接，所述第三寄存器的时钟控制端与所述同步电路的第二输入端连接，所述第三寄存器的正向输出端与所述同步电路的输出端连接。

3.根据权利要求2所述的低功耗电路，其特征在于，在所述第二寄存器为下降沿触发的寄存器，所述第三寄存器为上升沿触发的寄存器的情况下，所述复位电路包括：

第四寄存器，所述第四寄存器的输入端与直流电源连接，所述第四寄存器的状态控制端与所述复位电路的第一输入端，所述第四寄存器的时钟控制端与所述复位电路的第二输入端连接；

第五寄存器，所述第五寄存器的输入端与所述第四寄存器的正向输出端连接，所述第五寄存器的状态控制端与所述复位电路的第一输入端，所述第五寄存器的时钟控制端与所述复位电路的第二输入端连接，所述第五寄存器的正向输出端与所述复位电路的输出端连接。

4.根据权利要求2所述的低功耗电路，其特征在于，在所述第二寄存器和所述第三寄存器均为上升沿触发的寄存器的情况下，所述复位电路包括：

第四寄存器，所述第四寄存器的输入端与直流电源连接，所述第四寄存器的状态控制端与所述复位电路的第一输入端，所述第四寄存器的时钟控制端与所述复位电路的第二输入端连接；

第五寄存器，所述第五寄存器的输入端与所述第四寄存器的正向输出端连接，所述第五寄存器的状态控制端与所述复位电路的第一输入端，所述第五寄存器的时钟控制端与所述复位电路的第二输入端连接；

第六寄存器，所述第六寄存器的输入端与所述第五寄存器的正向输出端连接，所述第六寄存器的状态控制端与所述复位电路的第一输入端，所述第六寄存器的时钟控制端与所述复位电路的第二输入端连接，所述第六寄存器的正向输出端与所述复位电路的输出端连接。

5.根据权利要求2至4中任意一项所述的低功耗电路，其特征在于，在所述第二寄存器为下降沿触发的寄存器，所述第三寄存器为上升沿触发的寄存器的情况下，所述预设宽度大于等于所述时钟信号的周期；在所述第二寄存器和所述第三寄存器均为上升沿触发的寄存器的情况下，所述预设宽度大于等于所述时钟信号的周期的两倍。