[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明实施例涉及半导体领域，更具体的，涉及半导体装置及其制造方法。

背景技术

通过晶片工艺及封装工艺来制造各种半导体装置。通过数种工艺步骤来遮蔽、蚀刻及掺杂衬底(通常为硅晶片)，所述步骤取决于将要制造的装置的类型。

一般来说，一种方法在分割晶片前堆叠晶片且借此在堆叠后执行分割(晶片到晶片方法，后文中称为“W2W方法”)。W2W方法产生高制造效率，但具有以下缺点：当晶片中的每一者的缺陷率增加时，缺陷率随着经堆叠晶片的数目增加而累积上升，借此导致产品合格率下降且最终产品成本上升。

因此，需要提供一种用于制造可获得高产品合格率并降低产品成本的晶片堆叠的方法。还应了解，尽管揭露了三维封装应用，但可仍存在在多芯片封装中附接众多不同裸片。

发明内容

本发明实施例提供一种用于制造半导体装置的方法，其包含：将载体晶片附接到顶部裸片晶片的前侧；薄化顶部裸片晶片的背侧，顶部裸片晶片的所述背侧与顶部裸片晶片的前侧相对；单粒化载体晶片及顶部裸片晶片，借此形成附接到经单粒化载体裸片的经单粒化裸片；及将经单粒化裸片中的每一者的背侧接合到底部晶片。

附图说明

当与附图一起阅读时，从以下详细描述最佳地理解本发明实施例的各方面。应注意，根据工业中的标准实践，各种构件未按比例绘制。实际上，为论述清晰起见，可任意地增加或减小各种构件的尺寸。

图1A到1H图解说明根据本发明的一些实施例的用于接合半导体装置的操作的不完全横截面图。

图2A到2F图解说明根据本发明的一些实施例的半导体制造操作的透视及横截面图。

图3A到3C图解说明根据本发明的一些实施例的半导体制造操作的横截面图。

图4图解说明根据本发明的一个实施例的半导体装置的横截面图。

图5图解说明根据本发明的另一实施例的半导体装置的横截面图。

图6图解说明根据本发明的又一实施例的半导体装置的横截面图。

具体实施方式

以下揭露内容提供用于实施所提供标的物的不同构件的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本发明实施例。当然，这些仅为实例且不打算具有限制性。举例来说，在以下描述中第一特征在第二特征上方或上的形成可包含其中第一特征与第二特征形成为直接接触的实施例，且还可包含其中可在第一特征与第二特征之间形成额外特征使得第一特征与第二特征可不直接接触的实施例。另外，本发明实施例可在各种实例中重复参考编号及/或字母。此重复是出于简化及清晰目的，且其自身并不指示所论述的各种实施例及/或配置之间的关系。

此外，为易于描述，本文中可使用其它空间相对术语(例如“下面”、“下方”、“下部”、“上面”、“上部”等)来描述一个元件或构件与另一(些)元件或构件的关系，如各图中所图解说明。除图中所描绘的定向外，所述空间相对术语还打算涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或呈其它定向)，且因此可同样地解释本文中所使用的空间相对描述符。

如此项技术中已知，以从晶片产生多个个别裸片的方式来处理所述晶片，且不同晶片可具有不同特性。所揭露实施例包含用于将至少一个经单粒化裸片接合到晶片的顶部半导体表面的方法，且通过前述方法形成经接合半导体结构。经单粒化裸片可在功能及特性上是不同的。另外，形成于晶片的顶部半导体表面上的电路通常包含例如晶体管、电容器、电阻器及二极管的电路元件，以及互连这些各种电路元件的信号线及其它导体。关于裸片-晶片堆叠的结构，已知合格裸片(KGD)可有利地用于产生多芯片封装及用于产生与通过W2W方法制作的那些结构相比更好的合格产品。另外，可针对各种功能将具有不同大小的异质装置或芯片集成于一个封装中。

图1A描绘包含前段工艺(FEOL)层105及后段工艺(BEOL)层107的顶部裸片晶片101。BEOL层107包含通过BEOL操作在其中制作的多层互连件且位于FEOL层105上面。FEOL层105包含利用FEOL操作在其中制作的装置，例如晶体管。未研磨顶部裸片晶片101的厚度为约31密尔(约700微米)。