[发明专利]一种面积优化的非接触卡模拟前端电路

说明书

本发明提供一种非接触卡模拟前端电源电路。该非接触卡模拟前端电源电路包含整流限幅电路、充放电控制电路、3.6V储能电容和低压差稳压电路，其中，整流限幅电路将卡片天线从卡机天线感应到的13.56MHz的交流信号转换为直流电压Vrf，充放电控制电路根据直流电压Vrf的电压值大小完成对3.6V储能电容的充放电控制，低压差稳压电路将直流电压Vrf转换为稳定的核心电压VDD。充放电控制电路根据检测直流电压Vrf的变化，控制3.6V储能电容的供电选择，当直流电压Vrf大于3.6V，给3.6V储能电容充电，且输出电压不会大于3.5V；当直流电压Vrf小于3.6V，控制3.6V储能电容给核心电路VDD供电。该模拟前端电源电路减小了对高压无源电容器件的需求，有效降低芯片面积，从而降低了整个芯片制造成本。

技术领域

本发明涉及集成电路无源电容器件技术领域， 尤其涉及面积优化的非接触卡模拟前端电路。

背景技术

随着集成电路卡（Integrated Circuit，简称IC）的发展，非接触卡片由于其使用上的便利性得到了越来越多的应用。在互补金属氧化物半导体（Complementary MetalOxide Semiconductor，英文简称CMOS）芯片的设计制造中，随着工艺尺寸的降低，芯片的集成度越来越高，功耗越来越低，性能越来越好，但随之而来的成本也越来越高。其中芯片面积是影响成本的最重要因素之一。尤其对于非接触卡片而言，为了保证卡片的工作距离、工作速度等性能，通等常需要比接触卡片更大芯片面积，其中无源电容器件是面积的主要开销之一。

根据ISO/IEC 14443 TypeA协议，非接触卡片在106Kb/s 通信中Pause期间存在很长的能量间隙，此刻卡片的工作所需的能量只能由自身的储能电容来提供。对于传统的卡片电源架构，系统需要很大的高压电容才能维持正常的工作。但是大的电容也就意味着大的芯片面积开销，即芯片成本的上升。特别是在55nm CMOS工艺中，高压电容密度的降低，往往需要更大芯片面积，所以需要在电路架构以及电容的使用上做出一定的改变才能减小系统对电容的依赖。

如图1所示，为现有的非接触卡片模拟前端电源电路结构图。该模拟前端电源电路主要由整流限幅电路、储能电容、低压差线性稳压器构成。整流限幅电路将天线从卡机天线感应到的13.56MHz的交流信号转换为直流电压Vrf，通常Vrf=5V。高压储能电容完成滤波和储能能量的作用。低压差稳压电路完成Vrf到核心电源Vdd的电压转换，Vdd=1.65V。

根据ISO/IEC 14443 协议，Type A通信期间存在能量间隙（Energy Gap），卡片天线端感应到的能量，如图2所示，为现有的非接触卡片天线端感应能量图。在能量间隙阶段，卡机暂停向卡片提供能量，但卡片不能掉电，所以只能靠电容存储的能量来维持工作，芯片正常工作的条件是Vdd大于1.65V。为了满足这一条件，低压差稳压电路的输入电压Vrf需要大于1.9V。

在130nm CMOS工艺中，5V电容的电容密度可以达到5fF/um2。通信期间芯片的典型功耗是600uA，能量空隙的时间范围为2.5uS到4uS。为了保证设计裕量，即△t =5uS，Vrf>2.1V，计算可得储能电容容值必须大于1034pF，对应的芯片面积是0.21mm2。但是在55nmCMOS工艺中，由于制造上限制，5V电容的电容密度只有2fF/mm2，所以储能电容需要的面积增加到了0.52mm2，这对于昂贵的55nm CMOS工艺而言非常不利于芯片成本的控制。

发明内容

针对上述现有技术中存在的不足，本发明的目的是利用了55nm CMOS工艺中3.6V高密度MOS电容器件，设计了低功耗的充放电控制电路，通过调整功率器件的工作状态，在卡片有能量阶段给高密度低压储能电容充电，保护了电容器件的安全，并能够在能量空隙阶段让储能电容放电，维持了核心电路的正常工作。

为了达到上述技术目的，本发明所采用的技术方案是：