[发明专利]逐次逼近型模数转换器

说明书

一种逐次逼近型模数转换器，包括：数/模转换电路，第一比较器，以及一数据采样电路，其中：所述数/模转换电路，适于对所述数据采样电路输出的数字信号进行数/模转换，并将转换后的信号分别与输入信号进行叠加；所述第一比较器，适于对所述数/模转换电路输出的信号进行比较，并将比较结果信号输出至所述数据采样电路；所述数据采样电路，输入端与所述第一比较器耦接，输出端与所述数/模转换电路耦接，适于对所述第一比较器输出的信号进行数据采样，得到电位相反的第一数字信号及第二数字信号并输出至所述数/模转换电路。应用上述逐次逼近型模数转换器，可以提高逐次逼近型模数转换器的可靠性。

技术领域

本发明涉及电子电路技术领域，具体涉及一种逐次逼近型模数转换器。

背景技术

逐次逼近型模数转换器(SAR ADC)是具有中等转换速度精度和中等转换速度的模数转换器。SAR ADC采用CMOS工艺实现，不仅功耗低、占用的芯片面积小，而且易于实现多路转换。总体而言，SAR ADC在精度、速度、功耗和成本方面具有综合优势，因此被广泛应用于工业控制、医疗仪器以及微处理器等领域。

在实际应用中，SAR ADC的输出端设置有数据采样电路，适于对SAR ADC输出的数字信号进行采样，并将采样得到的信号反馈至SAR ADC的输入端，以使得SAR ADC的输出信号与输入信号的电压逐渐接近。

然而，现有SAR ADC的可靠性较差，难以满足用户对SAR ADC可靠性的要求。

发明内容

本发明解决的技术问题是如何提高SAR ADC的可靠性。

为解决上述技术问题，本发明实施例提供一种逐次逼近型模数转换器，所述逐次逼近型模数转换器包括：数/模转换电路，第一比较器，以及一数据采样电路，其中：所述数/模转换电路，输入端与所述数据采样电路耦接，输出端与所述第一比较器耦接，适于对所述数据采样电路输出的数字信号进行数/模转换，并将转换后的信号分别与输入信号进行叠加；所述第一比较器，输入端与所述数/模转换电路耦接，输出端与所述数据采样电路耦接；适于对所述数/模转换电路输出的信号进行比较，并将比较结果信号输出至所述数据采样电路；所述数据采样电路，输入端与所述第一比较器耦接，输出端与所述数/模转换电路耦接，适于对所述第一比较器输出的信号进行数据采样，得到电位相反的第一数字信号及第二数字信号并输出至所述数/模转换电路。

可选地，所述数据采样电路为全差分比较器。

可选地，所述全差分比较器为钟控全差分比较器。

可选地，所述钟控全差分比较器适于在采样时钟信号的上升沿对所述第一比较器输出的信号进行采样。

可选地，所述钟控全差分比较器与所述第一比较器适于共用同一采样时钟信号。

可选地，所述数据采样电路还适于根据输入的第一状态指示信号调整自身进入比较状态，以及在对输入的信号完成比较操作后，输出相应的第二状态指示信号。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

在上述逐次逼近型模数转换器中仅设置一数据采样电路，并且所述数据采样电路的输入端与第一比较器耦接，输出端与数/模转换电路耦接，所述数据采样电路对第一比较器输出的信号进行数据采样后，可以得到电位相反的第一数字信号及第二数字信号，从而可以避免出现第一数字信号及第二数字信号同电位的情况，提高SAR ADC的可靠性。

附图说明

图1是一种逐次逼近型模数转换器的电路结构示意图；

图2是图1中第一D触发器对输入的比较结果信号采样的波形示意图；

图3是本发明实施例中一种逐次逼近型模数转换器的电路结构示意图；

图4是本发明实施例中一种钟控全差分比较器的结构示意图。