[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：提供衬底，所述衬底包括外围区和核心区，外围区的衬底上具有第一鳍部，核心区的衬底上具有第二鳍部；在所述衬底表面形成隔离层，所述隔离层的表面低于所述第一鳍部和第二鳍部的顶部表面，且所述隔离层覆盖所述第一鳍部和第二鳍部的部分侧壁表面；采用氧化工艺在所述第一鳍部的侧壁和顶部表面形成第一氧化层；在所述第一氧化层表面以及第二鳍部侧壁和顶部表面形成第二氧化层。所形成的半导体结构形貌良好、性能稳定。

技术领域

本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。

背景技术

集成电路尤其是超大规模集成电路中的主要器件是金属-氧化物-半导体(metaloxide semiconductor，MOS)场效应晶体管，简称MOS晶体管。自从MOS晶体管被发明以来，其几何尺寸一直在不断缩小。在MOS晶体管器件和电路制备中，最具挑战性的是互补型金属-氧化物-半导体(Complementary Metal-Oxide-Semiconductor，CMOS)晶体管器件。在CMOS晶体管尺寸不断缩小的过程中，由二氧化硅(或氮氧化硅)构成的栅氧化层厚度减小导致较高的栅极漏电流。为此，现已提出的解决方案是，采用金属栅极和高介电常数(K)栅介质层替代传统的重掺杂多晶硅栅极和二氧化硅(或氮氧化硅)栅介质层。

但是，现有技术所形成的CMOS晶体管的性能不稳定、可靠性较差。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括外围区和核心区，外围区具有第一鳍部，核心区具有第二区鳍部；在所述衬底表面形成隔离层，所述隔离层的表面低于所述第一鳍部和第二鳍部的顶部表面，且所述隔离层覆盖所述第一鳍部和第二鳍部的部分侧壁表面；采用氧化工艺在所述第一鳍部的侧壁和顶部表面形成第一氧化层；在所述第一氧化层表面以及核心区的鳍部侧壁和顶部形成第二氧化层。

可选的，所述第一氧化层的材料为：氧化硅。

可选的，所述第一氧化层的厚度为：10埃～20埃。

可选的，所述第一氧化层的形成工艺包括：原位水汽生成工艺；所述原位水汽生成工艺参数包括：温度为：900摄氏度～1100摄氏度，压力为：0.1毫米汞柱～100毫米汞柱，H₂的体积流量为：0.2标准升/分钟～20标准升/分钟，O₂的体积流量为：5标准升/分钟～100标准升/分钟，时间：5秒～300秒。

可选的，所述第二氧化层的材料为：氧化硅。

可选的，所述第二氧化层厚度为：5埃～20埃。

可选的，形成所述第二氧化层的工艺包括：原子层沉积工艺。

可选的，还包括：在形成所述隔离层之后，在形成第一氧化层之前，在所述第二鳍部的侧壁和顶部表面形成第三氧化层。

可选的，形成所述第三氧化层的步骤包括：在所述第一鳍部和所述第二鳍部表面形成第三氧化膜；刻蚀去除所述第一鳍部表面的第三氧化膜，形成第三氧化层。

可选的，所述第三氧化层的材料为：氧化硅。

可选的，在所述第三氧化层的厚度为：10埃～30埃。

可选的，所述隔离层的形成步骤包括：在衬底、第一鳍部和第二鳍部上形成隔离材料层，所述隔离材料层的表面高于或齐平于所述第一鳍部和第二鳍部的顶部；刻蚀去除部分所述隔离材料层，并暴露出部分第一鳍部和第二鳍部的侧壁和顶部表面，形成隔离层。