[发明专利]一种基于频率比较的锁定指示器

权利要求书

1.一种基于频率比较的锁定指示器，包括：

波形调整单元，用于将参考时钟CLKREF和VCO时钟CLKVCO分别整形为占空比为50％的整形参考时钟CLK1和整形VCO时钟CLK2O；

边沿鉴频器，用于将该整形参考时钟CLK1和整形VCO时钟CLK2O进行频率比较，并输出频率误差脉冲VOUT；

该边沿鉴频器包括一反相器、第三D触发器D3、第四D触发器D4以及异或非门X1，该波形调整单元输出的整形参考时钟CLK1一路连接至该第三D触发器D3的时钟输入端，另一路经该反相器反相后得到反相整形参考时钟，该反相整形参考时钟连接至该第四D触发器D4的时钟输入端，该整形VCO时钟CLK2O连接至该第三D触发器D3、第四D触发器D4的数据输入端，该

第三D触发器D3、第四D触发器D4的同相输出端连接至该异或非门X1的输入端，该频率误差脉冲VOUT从该异或非门X1的输出端输出至该锁定指示产生单元；

锁定指示产生单元，用于在该频率误差脉冲控制下对该整形参考时钟CLK1进行计数，并将计数输出进行与运算得到锁定指示信号。

2.如权利要求1所述的一种基于频率比较的锁定指示器，其特征在于：该波形调整单元将输入波形的占空比调整为50％，同时不改变该整形参考时钟CLK1和整形VCO时钟CLK2O的频率之比。

3.如权利要求2所述的一种基于频率比较的锁定指示器，其特征在于：该波形调整单元利用偶数个D触发器将输入波形的占空比调整为50％。

4.如权利要求3所述的一种基于频率比较的锁定指示器，其特征在于：该波形调整单元至少包括第一D触发器D1与第二D触发器D2，该参考时钟CLKREF和VCO时钟CLKVCO分别连接第一D触发器D1、第二D触发器D2的时钟输入端，该第一D触发器D1、第二D触发器D2的反相输出端分别连接各自的数据输入端，该整形参考时钟CLK1和整形VCO时钟CLK2O分别从该第一D触发器D1、第二D触发器D2的同相输出端输出并输出至该边沿鉴频器。

5.如权利要求4所述的一种基于频率比较的锁定指示器，其特征在于：该边沿鉴频器在该整形参考时钟CLK1和整形VCO时钟CLK2O的频率不同时输出频率误差脉冲VOUT，频率相差越大，频率误差脉冲频率越高。

6.如权利要求5所述的一种基于频率比较的锁定指示器，其特征在于：该边沿鉴频器包括奇数个反相器、两路D触发器和一异或非门。

7.如权利要求6所述的一种基于频率比较的锁定指示器，其特征在于：该锁定指示产生单元包括n计数器、n输入与门以及锁存D触发器。

8.如权利要求7所述的一种基于频率比较的锁定指示器，其特征在于：该n计数器为带有重置功能的计数单元，如果其重置端R始终没有脉冲信号，那么计数器正常计数，经过n个整形参考时钟CLK1的周期后输出锁定指示信号变为高，此后即使重置端R有脉冲信号，输出不再变化；如果在正常计数过程中，少于n个整形参考时钟CLK1的周期内重置端R出现脉冲，则计数重新从0开始。

9.如权利要求8所述的一种基于频率比较的锁定指示器，其特征在于：该锁定指示产生单元包括由n-1个D触发器D₆～D(5+n-1)级联组成的计数器、n输入与门AND1以及锁存D触发器D5组成，该边沿鉴频器输出的频率误差脉冲VOUT连接至D触发器D6～D(5+n-1)的重置输入端R，该整形参考时钟CLK1还连接至D触发器D6的时钟输入端和n输入与门AND1的一输入端，该D触发器D6的同相输出端连接至该D触发器D7的时钟输入端，依次类推，该D触发器D(5+n-2)的同相输出端连接至该D触发器D(5+n-1)的时钟输入端，所有D触发器D6～D(5+n-1)的反相输出端连接至各自的数据输入端，所有D触发器D6～D(5+n-1)的同相输出端连接至该n输入与门AND1的n-1个输入端，n输入与门AND1的输出端连接至该锁存D触发器D5的时钟输入端，该锁存D触发器D5的数据输入端接电源或高电平，锁定指示信号从该锁存D触发器D5的同相输出端输出。