[发明专利]接口电路有效
申请号: | 201611089214.6 | 申请日: | 2016-11-30 |
公开(公告)号: | CN108134601B | 公开(公告)日: | 2021-08-06 |
发明(设计)人: | 刘跃智;沈磊;方刘禄;黄月娥;张伟国 | 申请(专利权)人: | 上海复旦微电子集团股份有限公司 |
主分类号: | H03K19/0185 | 分类号: | H03K19/0185 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 郭学秀;吴敏 |
地址: | 200433 上海市杨浦区*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 接口 电路 | ||
1.一种接口电路,其特征在于,包括输入电路;所述输入电路包括钳位电路单元、输入缓冲单元、分别与所述钳位电路单元及所述输入缓冲单元耦接的第一输出驱动单元;
所述钳位电路单元,适于在确定所述接口电路的端口电源电压大于预设的辅助电源电压时,将所述第一输出驱动单元的端口电压钳位在对应的工作电压范围内;
所述第一输出驱动单元包括PMOS驱动器和NMOS驱动器;所述PMOS驱动器包括第一PMOS管和第二PMOS管;所述NMOS驱动器包括第一NMOS管和第二NMOS管;所述第一PMOS管的栅端与所述钳位电路单元的第一输出端耦接,所述第一PMOS管的源端与所述PMOS驱动器的输出端耦接,所述第一PMOS管的漏端与所述输入电路的PAD端耦接;第二PMOS管的栅端和源端均与所述端口电源电压耦接,第二PMOS管的漏端与所述PMOS驱动器的输出端耦接;所述第一NMOS管的栅端与所述钳位电路单元的第二输出端耦接,所述第一NMOS管的漏端与所述PAD端耦接,所述第一NMOS管的源端与所述NMOS驱动器的低压输出端耦接;所述第二NMOS管的栅端和源端与地线耦接,所述第二NMOS管的漏端与所述PAD端耦接;
所述钳位电路单元包括控制子单元和钳位信号产生子单元;所述控制子单元,适于在确定所述端口电源电压大于所述辅助电源电压时,输出第一控制信号;所述钳位信号产生子单元,适于在接收到所述第一控制信号时,输出第一钳位电压信号输入至所述第一PMOS管的栅端,并输出第二钳位电压信号至所述第一NMOS管的栅端;
所述钳位电路单元还包括电压传递子单元;所述电压传递子单元耦接于所述PAD端与所述NMOS驱动器的低压输出端之间,适于在确定所述端口电源电压小于或等于所述辅助电源电压时,将所述PAD端电压无损传递至所述NMOS驱动器的低压输出端。
2.根据权利要求1所述的接口电路,其特征在于,所述输入缓冲单元包括高压输入缓冲子单元和低压输入缓冲子单元;
所述高压输入缓冲子单元,适于在所述端口电源电压大于预设的辅助电源电压时,基于所述PMOS驱动器输出的第一电压和所述NMOS驱动器输出的第二电压,输出对应的数字逻辑电平信号;
所述低压输入缓冲子单元,适于在所述端口电源电压小于或等于所述辅助电源电压时,基于所述NMOS驱动器输出的第三电压,输出对应的数字逻辑电平信号。
3.根据权利要求2所述的接口电路,其特征在于,所述高压输入缓冲子单元包括高压输入缓冲模块、第一电平转换模块和第一数据输入模块;
所述高压输入缓冲模块,适于在所述端口电源电压大于辅助电源电压时,基于所述PMOS驱动器输出的第一电压和所述NMOS驱动器输出的第二电压,输出对应的高电平信号或者低电平信号;
所述第一电平转换模块,适于将所述高压输入缓冲模块输出对应的高电平信号或者低电平信号转换为对应的数字逻辑低电平信号和数字逻辑高电平信号;
所述第一数据输入模块,适于将所述数字逻辑低电平信号或数字逻辑高电平信号进行输出。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海复旦微电子集团股份有限公司,未经上海复旦微电子集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611089214.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种开关信号隔离电路
- 下一篇:占空比校准电路及半导体存储器