[发明专利]半导体装置

说明书

技术领域

本发明实施例涉及半导体技术领域，特别涉及半导体技术领域中的半导体装置。

背景技术

例如笔记本计算机的现代电子装置包括用于存储信息的各种存储器。存储器电路包含两个主要类别：易失性存储器及非易失性。易失性存储器包含还可划分为两个子类别的随机存取存储器(RAM)：静态随机存取存储器(SRAM)及动态随机存取存储器(DRAM)。

发明内容

本发明的一实施例提供一种半导体装置，其包括：

由字线启用的SRAM单元，其包含由第一PMOS晶体管及第一NMOS晶体管形成的第一反相器且在第一反相器的输出处存储第一数据；

仿真器，其经配置以仿真按照第一PMOS晶体管在驱动强度方面弱于第一NMOS晶体管的条件操作的第一反相器；及

抑制装置，其经配置以响应于仿真器的输出处的电压而选择性地抑制字线的电压电平。

附图说明

在结合附图阅读时根据以下详述最佳地理解本发明实施例的方面。应注意，根据标准行业惯例，各种特征不一定按比例绘制。实际上，为了使讨论清楚起见可任意增大或减小各种特征的尺寸。

图1是根据一些实施例的SRAM阵列的图。

图2是根据一些实施例的半导体装置的图。

图3是根据一些实施例的半导体装置的框图。

图4A是根据一些实施例的半导体装置的图。

图4B是根据一些实施例的说明图4A的仿真反相器的操作的示意图。

图4C是根据一些实施例的说明图4A的仿真反相器的另一操作的示意图。

图5是根据一些实施例的半导体装置的图。

图6是根据一些实施例的半导体装置的图。

图7A是根据一些实施例的示出电压特性的图。

图7B是根据一些实施例的示出电压特性的图。

图8是根据一些实施例的半导体装置的图。

图9是根据一些实施例的半导体装置的图。

图10是根据一些实施例的半导体装置的图。

图11是根据一些实施例的方法的流程图。

具体实施方式

以下揭示内容提供了许多不同实施例或实例用于实施本揭示的不同特征。下文描述了组件及布置的特定实例以简化本揭示。当然，此类实例仅仅是实例且不旨在限制。例如，在以下详述中，第一特征形成在第二特征上方或第二特征上可包含其中第一及第二特征形成为直接接触的实施例，且还可包含其中第一及第二特征之间可形成额外特征使得第一及第二特征可并不直接接触的实施例。此外，本揭示可在各个实例中重复参考标号及/或字母。此重复是为了简单且清楚起见且本身不规定所讨论的各个实施例及/或配置之间的关系。

图1是根据一些实施例的SRAM阵列1的图。参考图1，SRAM阵列1包含布置成行及列的多个SRAM单元12、多个晶体管Mc及多个仿真器141到14n，其中n是正整数。SRAM单元12可由四个晶体管(4T)、六个晶体管(6T)、八个晶体管(8T)或十个晶体管(10T)组成。

SRAM单元12的每一行是由字线WL启用且伴随有仿真器，例如示范性仿真器141或142。仿真器经配置以检测相同行中的SRAM单元的极端状况。此外，SRAM单元12的每一行还伴随有晶体管Mc，其用作抑制装置以响应于检测结果而选择性地抑制与相同行中的晶体管Mc相关联的字线WL的电压电平。例如，当由SRAM单元的相同行中的相关联仿真器检测的SRAM单元的极端状况被确定为快速-快速(FF)极端状况及快速-缓慢(FS)极端状况中的一者时，相同行中的晶体管Mc抑制字线WL的电压电平。例如，经抑制字线WL的电压电平在未抑制字线WL的电压电平的从约5％到约15％的范围中。相反地，当由SRAM单元的相同行中的相关联仿真器检测的SRAM单元的极端状况被确定为缓慢-缓慢(SS)极端状况及缓慢-快速(SF)极端状况中的一者时，相同行中的晶体管Mc并不抑制字线WL的电压电平。

图2是根据一些实施例的半导体装置2的图。参考图2，半导体装置2包含仿真器20、抑制装置22及SRAM单元24。

经配置以由字线WL启用的SRAM单元24由六个晶体管M11、M12、M13、M14、M15及M16组成。在实施例中，晶体管M11、M12、M13、M14、M15及M16中的每一者是金属氧化物半导体(MOS)晶体管。具体地说，晶体管M11、M13、M15及M16是n型MOS(NMOS)晶体管，而晶体管M12及M14是p型MOS(PMOS)晶体管。