[发明专利]一种处理器及DCC通信系统

权利要求书

1.一种处理器，其特征在于，所述处理器包括：调试模块和处理器内核，其中，

所述调试模块，用于接受调试器的操作，产生调试中断请求，所述调试中断请求不受处理器内核的中断使能位控制；

所述处理器内核，用于响应所述调试模块产生的调试中断请求；

其中所述调试模块包括控制寄存器，用于控制是否可以产生调试中断请求，所述调试中断请求包括读中断请求和写中断请求；以及

所述控制寄存器包括写中断使能位及读中断使能位，所述写中断使能位及读中断使能位能够被处理器内核和调试器读写，其中所述写中断使能位适于控制是否可以产生所述写中断请求；以及所述读中断使能位适于控制是否可以产生所述读中断请求。

2.根据权利要求1所述的处理器，其特征在于，所述调试模块，还用于指示所述调试器和所述处理器内核之间进行调试通信的工作状态以及缓存所述调试器和所述处理器内核之间进行调试通信时传输的数据。

3.根据权利要求2所述的处理器，其特征在于，所述调试模块，还包括：

状态寄存器，用于指示所述调试器和所述处理器内核之间进行调试通信的工作状态；

读数据交换寄存器，用于在所述调试器和所述处理器内核之间进行调试通信时，缓存所述处理器内核向所述调试器传输的数据；

写数据交换寄存器，用于在所述调试器和所述处理器内核之间进行调试通信时，缓存所述调试器向所述处理器内核传输的数据。

4.根据权利要求3所述的处理器，其特征在于，所述状态寄存器，包括：写有效位及读有效位，所述写有效位及读有效位能够被处理器内核通过软件或调试器只读，通过硬件置位和复位，其中，

所述写有效位，用于指示所述写数据交换寄存器缓存数据的有效性；

所述读有效位，用于指示所述读数据交换寄存器缓存数据的有效性。

5.根据权利要求3所述的处理器，其特征在于，所述状态寄存器，还包括：写中断响应状态位及读中断响应状态位，所述写中断响应状态位及读中断响应状态位能够被处理器内核通过软件或调试器只读，通过硬件置位和复位，其中，

所述写中断响应状态位，用于指示所述写中断请求的响应状态；

所述读中断响应状态位，用于指示所述读中断请求的响应状态。

6.根据权利要求3所述的处理器，其特征在于，所述状态寄存器，还包括：返回地址选择位，所述返回地址选择位能够被处理器内核通过软件或调试器只读，通过硬件置位和复位，用于指示返回地址是否为调试中断服务程序的返回地址。

7.一种调试通信系统，其特征在于，所述调试通信系统包括：调试器和如权利要求1～6中任一项所述的处理器。