[发明专利]一种基于重编码的短码长循环码译码器装置

权利要求书

1.一种基于重编码的短码长循环码译码器装置，其特征在于，译码器装置包括：译码器控制单元、软信息寄存器、试探序列生成器、重编码单元、相关差计算单元和译码结果更新单元；软信息寄存器接收信道观测软信息序列，软信息寄存器的输入使能信号、译码器控制单元的输入控制信号均为与输入信道观测值相匹配的输入使能信号；译码器控制单元输出移位控制计数和主控计数信号，移位控制计数和主控计数信号作为软信息寄存器的循环移位控制信号，同时移位控制计数信号也作为译码结果更新单元的输出控制信号，控制单元输出的试探序列使能和复位信号作为试探序列生成器的使能和复位信号；软信息寄存器的输出与试探序列生成器和相关差计算单元连接，以此输出比特的软信息完成试探序列计算与相关差计算；试探序列生成器输出的试探序列作为重编码单元的输入，完成循环码的编码，输出的部分相关差作为相关差计算单元的输入；重编码单元输出根据试探序列编码后的码字作为相关差计算单元的另外一个输入；相关差计算单元根据来自软信息寄存器的软信息、重编码单元完成的编码码字以及试探序列生成器输出的部分相关差，经过计算后输出译码符号与当前码字的相关差到译码结果更新单元；译码结果更新单元根据输出译码码字及其相关差，更新译码结果，输出译码结果与输出使能信号。

2.根据权利要求1所述的一种基于重编码的短码长循环码译码器装置，其特征在于，软信息寄存器包括n个宽度为q比特的寄存器，其中q为软信息量化位宽，n为循环码的码字长度；软信息寄存器由n个位宽为q比特的寄存器组成的寄存器组；软信息寄存器输入为q比特的信道观测软信息序列、信道观测值输入使能信号、来自控制单元的移位控制计数信号与主控计数信号；软信息寄存器根据系统设置进行均匀的I次移位，每次移位完成后的序列作为试探序列生成器与相关差计算单元的输入。

3.根据权利要求1所述的一种基于重编码的短码长循环码译码器装置，其特征在于，试探序列生成器包括k个串联的试探序列基本处理单元；试探序列生成器输入为软信息寄存器输出的信道观测软信息序列、控制单元输出的试探序列使能信号以及试探序列复位信号；软信息寄存器输出的n个宽度为q比特的信道观测软信息序列的前k个分量分别依次连接到k个试探序列基本处理单元，第一个试探序列基本处理单元输入为设定的初始值，第一个试探序列基本处理单元的输出连接第二个试探序列基本处理单元，第d(2≤d≤k-1)个试探序列基本处理单元的输出连接第(d+1)基本处理单元，依次类推，一直到第k个试探序列基本处理单元的输出构成试探序列生成器的输出，其中k为信息序列的符号长度。

4.根据权利要求3所述的一种基于重编码的短码长循环码译码器装置，其特征在于，试探序列基本处理单元包括下述五个部件，第一扩展单元、第二扩展单元、第一先入先出也即FIFO存储器、第二FIFO存储器和比较器；其中，第一扩展单元的输入为前一试探序列基本处理单元的输出以及软信息寄存器的输出；第一扩展单元的输出连接第一FIFO存储器；第二扩展单元的输入为前一试探序列基本处理单元的输出以及该基本处理单元对应的软信息寄存器的输出分量；第二扩展单元的输出连接第二FIFO存储器；第一FIFO存储器和第二FIFO存储器的输出都连接比较器，比较器输出端有三个，一个输出端连接第一FIFO存储器，一个输出端连接第二FIFO存储器，一个输出端作为试探序列基本处理单元的输出端；其中，第d(0≤d≤k-1)个试探序列基本处理单元中的第一FIFO存储器和第二FIFO存储器的位宽为Q，深度为min{2^d-1，C}，(0≤d≤k-1)，其中C为预先设定的小于2^k-1的常数，q为软信息量化位宽；k个试探序列基本处理单元并行运行。

5.根据权利要求1所述的一种基于重编码的短码长循环码译码器装置，其特征在于，重编码单元可以采用基于生成矩阵的并行编码电路，也可以采用基于移位寄存器的电路实现。