[发明专利]半导体装置的形成方法

说明书

技术领域

本公开涉及一种半导体装置的形成方法，且特别涉及一种以研磨工艺形成导电结构的方法。

背景技术

半导体元件被应用在各种电子应用上，例如个人电脑、手机、数位相机，及其他电子设备。半导体元件通常依序沉积绝缘层或介电层、导电层、以及半导体材料层于半导体基板上，再以微影工艺将各材料层图案化以在其上形成电路元件及单元。

改善半导体结构效能的重要驱动力之一为电路的高端整合，此可通过于给定的芯片上微型化或缩小元件尺寸来达成。当半导体元件功能密度增加，导线宽度、导线间距、及元件中的互连结构亦须缩小。

然而，虽以现有工艺制造互连结构对于原目的来说已经足够，但当元件继续缩小，其并非在各个面向皆令人满意。

发明内容

半导体装置的形成方法，包括：形成介电层于基板之上，牺牲层于介电层之上，形成沟槽通过牺牲层及介电层。形成导电结构于沟槽中，以及移除牺牲层。其中牺牲层被移除后，导电结构的上表面与介电层的上表面不等高。

附图说明

以下将配合所附附图详述本公开的各面向。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本公开的特征。

图1A-图1G是根据一些实施例绘示出半导体结构的形成方法的各阶段剖面图。

图2是根据一些实施例绘示出半导体结构的剖面图。

图3A-图3B是根据一些实施例绘示出半导体结构的形成方法的各阶段剖面图。

图4是根据一些实施例绘示出半导体结构的剖面图。

图5A-图5D是根据一些实施例绘示出半导体结构的形成方法的各阶段剖面图。

图6是根据一些实施例绘示出半导体结构的剖面图。

图7是根据一些实施例绘示出半导体结构的剖面图。

图8是根据一些实施例绘示出半导体结构的剖面图。

图9是根据一些实施例绘示出半导体结构的剖面图。

附图标记说明：

100a、100b、100c、100d、100e、100f、100g、100h、100i～半导体结构

102、102b、102d、102f、102h、102i～基板

104、104b、104d、104f、104h、104i～元件区域

106、106f、106f’、106h、106h’、106i、106i’～介电层

108～牺牲层

110、110e、110e’～沟槽

112～阻挡层

114～晶种层

116～导电材料

118a、118b、118c、118d、118e、118e’、118f、118f’、118g、118g’、118h、118h’、118i、118i’～导电结构

120a、120b、120c、120e、120e’～导电结构的顶部

122a、122b、122c～导电结构的底部

124a、124c、124e、126a、126c、126e～研磨工艺

601～栅极结构

602f、602h、602i～互连结构

603～层间介电层

605～源极/漏极区域

607～隔离结构

609～栅极介电层

611～栅极电极层

613～间隔物

615、615h、615i～蚀刻停止层

Hd～高度差

具体实施方式

以下公开许多不同的实施方法或是例子来实行所提供的标的的不同特征，以下描述具体的元件及其排列的实施例以阐述本公开。当然这些实施例仅用以例示，且不该以此限定本公开的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本公开，不代表所讨论的不同实施例及/或结构之间有特定的关系。