[发明专利]制作半导体装置的方法

说明书

技术领域

本发明的实施例涉及一种制作半导体装置的方法。

背景技术

随着半导体装置的大小不断缩减，已开发出三维多栅极结构(例如鳍型场效晶体管(fin-type field effect transistor，FinFET))以取代平面的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)装置。鳍型场效晶体管的结构特征为从衬底的表面直立延伸的硅系鳍(silicon-based fin)，且包裹于由半导体鳍形成的导通沟道周围的栅极进一步提供对沟道的更好的电性控制。

在制作鳍型场效晶体管期间，通过後进行的鳍切割工艺(fin cut last process)将半导体鳍图案化以移除半导体鳍的不需要的部分，且在鳍切割工艺之后，接着形成浅沟槽隔离(shallow trench isolation，STI)及栅极堆叠结构。在鳍切割工艺期间，形成图案化光刻胶层以局部地覆盖半导体鳍且对半导体鳍的不需要的部分进行刻蚀。由于在鳍切割工艺中使用的图案化光刻胶层形成于衬底之上，且因而图案化光刻胶层可能厚度不足以保护被覆盖的半导体鳍，特别是分布于半导体装置的密集区域(例如，核心区域)中的半导体鳍，因此，在鳍切割工艺期间会出现鳍损坏现象且鳍切割工艺的稳定性会劣化。

发明内容

根据本发明的某些实施例，提供一种包括以下步骤的制作半导体装置的方法。提供具有第一区域及第二区域的衬底。将衬底图案化以在衬底中形成多个沟槽及在沟槽之间形成多个半导体鳍，其中半导体鳍包括分布于第一区域中的多个第一半导体鳍及分布于第二区域中的多个第二半导体鳍。在第一区域中执行第一鳍切割工艺，以移除第一半导体鳍的部分。在执行第一鳍切割工艺之后，在沟槽中形成多个绝缘体。在第二区域中执行第二鳍切割工艺以移除第二半导体鳍的部分，直至在第二区域中在绝缘体之间形成多个凹部为止。形成栅极堆叠结构，以局部地覆盖第一半导体鳍、第二半导体鳍及绝缘体。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1说明用以说明根据本发明某些实施例的制作半导体装置的方法的流程图。

图2A至图2L是根据本发明某些实施例的制作分布于半导体装置的密集区域中的鳍型场效晶体管的方法的立体图。

图3A至图3L是根据本发明某些实施例的制作分布于半导体装置的密集区域中的鳍型场效晶体管的方法的剖视图。

图4A至图4L是根据本发明某些实施例的制作分布于半导体装置的输入/输出(I/O)区域中的鳍型场效晶体管的方法的立体图。

图5A至图5L是根据本发明某些实施例的制作分布于半导体装置的输入/输出区域中的鳍型场效晶体管的方法的剖视图。

图6及图7示意性地说明图2G及图3G的修改形式。

图8及图9示意性地说明图2H及图3H的修改形式。

[符号的说明]

100：衬底

100a：半导体衬底

102a：保护层

102a’：图案化保护层

102b：硬掩模层

102b’：图案化硬掩模层

104：图案化光刻胶层

106：沟槽

108A：第一半导体鳍

108A’：第一半导体部分

108B：第二半导体鳍

108B’：第二半导体部分

110：介电层

110a：绝缘体

111：凹部

112：栅极介电层

114：拟栅极条

116：间隔壁

118：图案化介电层

122：栅极

C：空腔

CS、CS’：曲面

D：深度

D1、D2：长度方向

DS：介电结构

GS：栅极堆叠结构

H：高度差

PR1：第一图案化光刻胶层

PR2：第二图案化光刻胶层

S：间距

S10、S20、S30、S40、S50、S60：步骤

T1、T2：顶表面

V：孔洞

W：宽度