[发明专利]用CGS干涉仪表征处理诱发晶片形状以用于过程控制的系统及方法

说明书

技术领域

本发明一般是关于半导体制造和表征半导体制造中使用的晶片，尤其是关于使用相干梯度感测(CGS)干涉来表征处理诱发晶片形状的系统和方法，并且使用该表征的晶片形状来控制并改善半导体制造。

本文提及的任何出版物或专利文献的完整公开内容在此以引用方式并入当成参考，包含第3,829,219号、第5,526,116号以及第6,031,611号美国专利，以及M.P.Rimmer等人于1975年1月出版于App.Opt.第14卷第1号第142-150页的出版物“Evaluation of large aberrations using lateral-shear interferometer having a variable shear”、Schreiber等人于1997年8月出版于App.Opt.第36卷第22号第5321-5324页的出版物“Lateral shearing interferometer based on two Ronchi phase gratings in series”以及Brunner等人出版于J.Micro/Nanolith.，MEMS MOEMS 12(4)，043002-1至12，(2013年10月至12月)的“Characterization of wafer geometry and overlay error on silicon wafers with nonuniform stress”。

背景技术

半导体晶片的制造涉及使用各种不同的工具，诸如曝光工具、烘烤工具、蚀刻工具、抛光工具、沉积工具、退火工具等，在芯片上执行多个(十或数十个)处理。一系列光刻步骤用以在先前沉积和处理的层中产生图案化装置特征。在任两个光刻步骤之间，该相干处理对于晶片形状有所影响。尚且，该晶片一般需要尽可能平坦来进行许多光刻处理，因为缺乏平坦度会导致该处理因为晶片上位置的因素而发生变化。这种变化并非所愿，因为会造成在该晶片内制造的半导体装置(例如内存芯片、逻辑芯片等)产生缺陷。

例如：若该处理为涉及到在该晶片之上印刷不同曝光场内线路的光刻处理，并且该晶片具有可与光刻工具焦深相比的翘曲量，则形成于晶片上不同曝光场之上或甚至在已知曝光场之内的线宽会有变化。此变化是所制造半导体装置的性能不足原因之一，并且会导致产率降低。

不幸的是，难以知道已知处理对芯片形状有何贡献。由于某些半导体处理涉及在该晶片的正面与背面上形成半导体结构的原因，所以变得更复杂。

虽然可用许多方式进行晶片平坦度测量，不过需要非常多次(例如百万次或更多)测量才能获得足够数据，来评估处理对于晶片形状的贡献。中断处理流程以进行这样大量测量被认为是不切实际的，因为这会显着降低制造过程中的晶片产量(即是降低“产量”)，导致每晶片成本显着增加。

发明内容

本公开的方面包含使用全晶片CGS干涉仪来测量半导体晶片的形状(即是翘曲、不平坦、扭曲、变形、拓扑、表面高度变化等)，作为制造晶片内半导体装置的处理流程一部分。该CGS干涉仪可对晶片表面非常地精准成像，以例如每小时超过100个晶片的速度，用大约3x10⁶像素来捕获该晶片的整个拓扑。该CGS干涉仪的自参照组态对具有任何类型半导体结构的晶片进行形状测量，并且不需要测量目标。该晶片形状数据经过分析，以了解该晶片经过处理所引起的表面位移、应力和晶片形状间的关系。

利用比较处理流程内处理步骤之间该晶片形状的演变，可测量并控制形状变化以及应力。给定具有高混合产品(工具)的已建立的晶片处理流程，该CGS干涉仪测量系统可迅速了解晶片等级、晶粒等级以及晶粒内拓扑以及应力挑战。

在芯片加工环境中，产品布置(例如硅贯穿孔(TSV)、重新分布层(RDL)、微凸块等)以及平面度和应力规格都将变化。本文所公开方法允许自定义每一个别生产批次的处理(例如SPC)。该平面度与应力测量可用来执行处理控制(例如处理回馈)，以确保每一产品都可靠地生产。该形状测量可施加于半导体晶片来进行许多处理应用，包含初次制造步骤至晶片等级封装步骤。

本文内公开的本发明的方面包含以下步骤：

1)对具有前侧膜或既具有前侧膜也具有后侧膜的晶片的一侧或两侧进行高密度形状测量(例如每侧>10⁵次测量或每侧>10⁶次测量)，这可使用基于干涉仪的系统，例如CGS干涉仪系统来完成。

2)认识到该晶片上的前侧膜与后侧膜对于该前侧与后侧上平面位移有不同影响(即，系数-1)