[发明专利]半导体器件及其形成方法有效
申请号: | 201611111226.4 | 申请日: | 2016-12-02 |
公开(公告)号: | CN108155192B | 公开(公告)日: | 2020-09-08 |
发明(设计)人: | 常荣耀;张翼英;张海洋 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L27/1157 | 分类号: | H01L27/1157;H01L27/11578 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 徐文欣;吴敏 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 形成 方法 | ||
1.一种半导体器件的形成方法,其特征在于,包括:
提供衬底;
在所述衬底上形成第一复合结构和第二复合结构,所述第一复合结构包括核心区域和位于核心区域周围的边缘区域,第二复合结构位于部分核心区域的第一复合结构上,所述第一复合结构包括多层层叠的第一复合层,所述第二复合结构包括多层层叠的第二复合层;所述第一复合层包括第一牺牲层和位于第一牺牲层表面的第一绝缘层,所述第二复合层包括第二牺牲层和位于第二牺牲层表面的第二绝缘层;
形成第一掩膜层和第二掩膜层,所述第二掩膜层位于部分第二复合结构上,第一掩膜层仅位于部分第一复合结构上,且第一掩膜层覆盖第二复合结构外周核心区域的第一复合结构以及第二复合结构的侧壁,且第一掩膜层外周暴露出边缘区域的第一复合结构,第一掩膜层和第二掩膜层之间具有第一环状开口;
以第一掩膜层和第二掩膜层为掩膜,刻蚀边缘区域的第一复合层和第二复合层,使得自底层第一复合层的外侧壁至顶层第二复合层的外侧壁,呈阶梯形且尺寸逐层递减;
去除第一牺牲层和第二牺牲层,形成开口;在所述开口中形成阶梯状的控制栅。
2.根据权利要求1所述的半导体器件的形成方法,其特征在于,当所述第一复合层的层数和所述第二复合层的层数均在三层以上时,所述半导体器件的形成方法还包括:刻蚀边缘区域一层的第一复合层和第一环状开口底部一层的第二复合层后,进行第一阶梯刻蚀;
所述第一阶梯刻蚀包括:刻蚀第一掩膜层的侧壁和第一环状开口的侧壁,暴露出第二掩膜层周围顶层的第二复合层表面、以及第一掩膜层外周顶层的第一复合层表面;以刻蚀后的第一掩膜层和第二掩膜层为掩膜,刻蚀所暴露出的第一复合层和第二复合层,直至暴露出下一层的第一复合层和下一层的第二复合层。
3.根据权利要求2所述的半导体器件的形成方法,其特征在于,当所述第一复合层的层数和所述第二复合层的层数均为三层时,所述半导体器件的形成方法还包括:进行一次第一阶梯刻蚀后,去除第一掩膜层和第二掩膜层,使得多层层叠的第一复合层和多层层叠的第二复合层自底层至顶层呈阶梯形且尺寸逐层递减。
4.根据权利要求2所述的半导体器件的形成方法,其特征在于,当所述第一复合层的层数为三层,所述第二复合层的层数为四层以上时,所述半导体器件的形成方法还包括:进行一次第一阶梯刻蚀后,去除所述第一掩膜层和第二掩膜层;去除所述第一掩膜层和第二掩膜层后,对第二复合层进行第二阶梯刻蚀,直至多层层叠的第一复合层和多层层叠的第二复合层自底层至顶层呈阶梯形且尺寸逐层递减。
5.根据权利要求2所述的半导体器件的形成方法,其特征在于,当所述第一复合层的层数为四层以上,所述第二复合层的层数为三层时,所述半导体器件的形成方法还包括:进行一次第一阶梯刻蚀后,去除所述第一掩膜层和第二掩膜层;去除所述第一掩膜层和第二掩膜层后,对第一复合层进行第三阶梯刻蚀,直至多层层叠的第一复合层和多层层叠的第二复合层自底层至顶层呈阶梯形且尺寸逐层递减。
6.根据权利要求2所述的半导体器件的形成方法,其特征在于,当所述第一复合层的层数和所述第二复合层的层数均在四层以上时,所述半导体器件的形成方法还包括:进行一次第一阶梯刻蚀后,重复进行第一阶梯刻蚀直至暴露出底层的第一复合层或底层的第二复合层;暴露出底层的第一复合层或底层的第二复合层后,去除所述第一掩膜层和第二掩膜层。
7.根据权利要求6所述的半导体器件的形成方法,其特征在于,当所述第一复合层的层数和第二复合层的层数相同时,在暴露出底层的第一复合层的同时暴露出底层的第二复合层,使得多层层叠的第一复合层和多层层叠的第二复合层自底层至顶层呈阶梯形且尺寸逐层递减。
8.根据权利要求6所述的半导体器件的形成方法,其特征在于,当所述第一复合层的层数大于第二复合层的层数时,重复进行第一阶梯刻蚀直至暴露出底层的第二复合层后,去除所述第一掩膜层和第二掩膜层;所述半导体器件的形成方法还包括:去除所述第一掩膜层和第二掩膜层后,对第一复合层进行第三阶梯刻蚀,直至多层层叠的第一复合层和多层层叠的第二复合层自底层至顶层呈阶梯形且尺寸逐层递减。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611111226.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种多值阻变型非易失性存储器及其操作方法
- 下一篇:半导体结构的制作方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的