[发明专利]D触发器建立时间的测量电路及测量方法

说明书

本发明提供了D触发器建立时间的测量电路及测量方法，所述D触发器建立时间的测量电路包括输入单元、转换单元和输出单元，还包括一可变电压源，施加可变电压在所述输入单元上，通过调整可变电压，改变单个缓冲器和单个反相器的延时，本发明中D触发器的建立时间不再跟缓冲器自身的延时相关，而是跟电压可调整的最小步长所引起的缓冲器延时差相关。本发明另外还提供了单个缓冲器和单个反相器平均延时的测量电路及方法，测量电路中包括缓冲器延时链和反相器延时链，还包括可变电压产生电路；所述可变电压产生电路施加一可变电压于所述缓冲器延时链和所述反相器延时链上，以测量在不同电压下单个缓冲器和单个反相器的平均延时。

技术领域

本发明涉及半导体集成电路技术领域，特别涉及一种D触发器建立时间的测量电路及测量方法。

背景技术

请参考图1，其是D触发器的原理图。如图1所示，D触发器的D端即数据输入端连接数据信号DATA，时钟输入端CK连接时钟时钟信号CLOCK。当数据信号在时钟信号的上升沿之前的超过setup时间(图1中两根虚线之间延时)的宽度都保持不变时，这时输出信号是正确的，即Q输出端输出为时钟信号的上升沿时数据信号的值；而当数据信号在时钟信号的上升沿之前的setup时间的宽度内就变化时，这时输出信号将不正确，即Q输出端输出不再为时钟信号的上升沿时数据信号的值，而是变化前的值。所以在数字设计中，D触发器的建立时间是其关键技术指标之一。

如图2所示，是现有的测量D触发器建立时间的电路示意图，数据信号通过一条m级缓冲器串联形成的延时链A接到D触发器的数据输入端，时钟信号通过一条m级缓冲器串联形成的延时链B接到D触发器的时钟输入端，通过改变时钟信号通过的延时链B中缓冲器级数来调节延时，如果在将所述延时链B中缓冲器级数从m级增加到m+n级时，数据建立成功，将时钟信号与数据信号通过的缓冲个数的差值乘上单个缓冲器的延时T_buffer就是D触发器的建立时间T_setup1。由图2中的电路测量出来的建立时间为：

(n-1)T_buffer＜T_setup1＜＝nT_buffer；

D触发器的建立时间在n-1个缓冲器和n个缓冲器延时之间，测量精度取决于缓冲器的延时，跟工艺存在很大的相关性，所以测量结果并不精准。

发明内容

本发明的目的在于提供一种D触发器建立时间的测量电路及测量方法，以解决现有的电路测量出的D触发器的建立时间不精确的问题。

为解决上述技术问题，本发明提供一种D触发器建立时间的测量电路，包括第一输入单元、第一转换单元和第一输出单元，其中，

所述第一输入单元包括两个缓冲器和两条延时链，所述两个缓冲器分别为第一数据缓冲器和第一时钟缓冲器，所述两条延时链分别为第一数据延时链和第一时钟延时链，所述第一数据延时链的一端与所述第一数据缓冲器相连，所述第一时钟延时链的一端与所述第一时钟缓冲器相连；

所述第一转换单元包括两个电压转换单元，分别为第一数据电压转换单元和第一时钟电压转换单元，所述第一数据电压转换单元与所述第一数据延时链的另一端相连，所述第一时钟电压转换单元与所述第一时钟延时链的另一端相连；

所述第一输出单元包括第一D触发器和多个缓冲器，所述第一D触发器具有第一数据信号输入端和第一时钟信号输入端，所述第一数据信号输入端通过缓冲器和所述第一数据电压转换单元串联，所述第一时钟信号输入端通过缓冲器和所述第一时钟电压转换单元串联；

所述D触发器建立时间的测量电路还包括两个电压源，分别为第一电压源和第二电压源，所述第一电压源施加于所述第一输入单元，所述第二电压源施加于所述第一输出单元；其中所述第一电压源的电压值能够改变。