[发明专利]一种应用于无线电监测接收机的带时间戳数据分时读写方法

权利要求书

1.一种应用于无线电监测接收机的带时间戳数据分时读写方法，其特征在于：无线电监测接收机的带时间戳数据分时读写系统包括CPU模块、FPGA模块和DDR3模块；DDR3模块与FPGA的IP核相连，作为FPGA的扩展存储器；FPGA模块作为CPU模块的外设，拥有分配的地址空间；FPGA模块包括配置管理模块、DDR3控制模块、数据处理模块、时间戳模块；其中CPU模块通过配置管理模块对FPGA进行配置管理；DDR3控制模块包含DDR3和三个FIFO：OUT_FIFO、DATA_FIFO、TIME_FIFO，OUT_FIFO的输入、TIME_FIFO和DATA_FIFO的输出与DDR3相连，OUT_FIFO的输出作为FPGA的输出与CPU模块相连，DATA_FIFO和TIME_FIFO的输入分别与数据处理模块和时间戳模块的输出相连，

包括以下步骤：

步骤1：CPU给FPGA设置参数，启动扫描；

步骤2：数据处理模块对采集到的数据进行处理，产生监测数据，时间戳模块产生时间戳，分别存入DATA_FIFO和TIME_FIFO；

步骤3：DDR3控制模块进行分时读写，将DATA_FIFO和TIME_FIFO中数据写入DDR3，将DDR3中数据读到OUT_FIFO；

步骤4：CPU从OUT_FIFO将数据读出；

步骤5：CPU停止扫描，否则重复步骤2、步骤3、步骤4。

2.如权利要求1所述的应用于无线电监测接收机的带时间戳数据分时读写方法，其特征在于，FPGA的IP核将2GB的DDR3封装成单位为64bytes，大小为0x02000000的存储空间，数据处理模块每产生固定点的监测数据帧，同时给时间戳模块发信号，以生成与数据帧对应的时间戳，数据帧大小2ⁿ×64bytes，在启动扫描时由用户设定；时间戳用64bytes表示，包含秒和纳秒及标志控制。

3.如权利要求1所述的应用于无线电监测接收机的带时间戳数据分时读写方法，其特征在于，DDR3控制模块通过地址控制，将数据帧和对应的时间戳以一定的空间顺序连续写入DDR3，但数据点和时间戳的写入时间是乱序的，并将DDR3抽象成一个环形缓冲队列；同时向数据处理模块反馈DDR3的状态，使其能根据状态值调整行为，防止溢出。

4.如权利要求1所述的应用于无线电监测接收机的带时间戳数据分时读写方法，其特征在于，CPU用一个线程专门负责数据读取，CPU可以查询OUT_FIFO中的数据量，一旦达到要求便可读成取，并将OUT_FIFO抽象成多地址的RAM，利用CPU的单指令多数据指令快速地进行读取。