[发明专利]一种用于并发读取多个存储单元的地址合并处理电路

说明书

本发明属于集成电路技术领域，涉及一种用于并发读取多个存储单元的地址合并处理电路，包括：冲突检测和控制调度单元(1)、地址收集合并单元(2)、地址Crossbar(4)、数据缓存(3)和数据Crossbar(5)。本发明提供的一用于并发读取多个存储单元的地址合并处理电路，用于实现寄存器文件与存储器之间的数据交换，可同时运行n个并行/并发执行的任务，支持地址比较合并，支持非阻塞操作。

技术领域

本发明属于集成电路技术领域，涉及一种用于并发读取多个存储单元的地址合并处理电路。

背景技术

现代处理器设计中，寄存器文件与存储器之间的数据交换频繁发生，数据交换的性能也充分影响着整个处理器运行速率。这就要求处理存储的单元能够同时处理不同存储器的数据交换，以及对存储器进行访问前的请求合并及串并转换功能。

发明内容

本发明的目的是：

本发明提供一种用于并发读取多个存储单元的地址合并处理电路，从而能够实现提高寄存器文件与存储器之间的数据交换效率。

本发明的技术解决方案是：

一种用于并发读取多个存储单元的地址合并处理电路，包括：

冲突检测和控制调度单元(1)、地址收集合并单元(2)、地址Crossbar(4)、数据缓存(3)和数据Crossbar(5)；

冲突检测和控制调度单元(1)，该单元对外部送来的同一周期多个地址进行监测，判断是否有冲突发生；如果有，产生控制指令并将所有地址信息以及所述控制指令发送给地址收集合并单元(2)；此外冲突检测和控制调度单元(1)还将数据缓存(3)发送的写回请求发送给外部进行仲裁，将仲裁结果返回给数据缓存(3)；

地址收集合并单元(2)，将冲突检测和控制调度单元(1)发送的同一周期的地址根据指令进行缓存、合并，并记录合并结果，产生访问请求发送给地址Crossbar(4)；地址收集合并单元(2)还负责将合并结果发送给数据Crossbar(5)；将所有缓存、合并后的地址发送给地址Crossbar(4)；

地址Crossbar(4)，将所有缓存、合并后的地址发送到外部存储；

数据Crossbar(5)，根据地址收集合并单元(2)发送的合并结果，将外部存储返回的数据发送给数据缓存(3)；

数据缓存(3)，将数据Crossbar(5)返回的数据进行缓存，并向冲突检测和控制调度单元(1)发送写回请求，接收冲突检测和控制调度单元(1)的仲裁结果，如果仲裁通过，将返回数据发送给外部，否则一直等待。

所述外部存储包括：Local SRAM、Cache。

本发明的优点是：本发明提供的一用于并发读取多个存储单元的地址合并处理电路，用于实现寄存器文件与存储器之间的数据交换，可同时运行n个并行/并发执行的任务，支持地址比较合并，支持非阻塞操作。

附图说明

图1为本发明的方法模块图；

图2为串并转换方法图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面结合附图和具体实施例对本发明的技术方案做进一步详细描述。

一种用于并发读取多个存储单元的地址合并处理电路，如图1所示，包括：

冲突检测和控制调度单元(1)、地址收集合并单元(2)、地址Crossbar(4)、数据缓存(3)和数据Crossbar(5)；